

TRƯỜNG ĐẠI HỌC CÔNG NGHỆ KỸ THUẬT TP. HỒ CHÍ MINH

KHOA ĐIỆN - ĐIỆN TỬ

BỘ MÔN KỸ THUẬT ĐIỆN TỬ - THÔNG TIN



HCM-UTE

ĐỒ ÁN TỐT NGHIỆP

NGÀNH CÔNG NGHỆ KỸ THUẬT ĐIỆN TỬ VIỄN THÔNG

HỆ ĐẠI TRÀ

**THIẾT KẾ CÁC KIẾN TRÚC BỘ LỌC IIR ELLIPTIC
THÔNG THẤP VÀ HIỆN THỰC TRÊN EBAZ4205**

SVTH: LÊ VÕ TIẾN AN

MSSV: 22161217

NGUYỄN DUY HÙNG

MSSV: 22161262

GVHD: TS. LÊ THẾ DŨNG

TP. HỒ CHÍ MINH – 6/2026

TRƯỜNG ĐẠI HỌC CÔNG NGHỆ KỸ THUẬT TP. HỒ CHÍ MINH

KHOA ĐIỆN - ĐIỆN TỬ

BỘ MÔN KỸ THUẬT ĐIỆN TỬ - THÔNG TIN



HCM-UTE

ĐỒ ÁN TỐT NGHIỆP

NGÀNH CÔNG NGHỆ KỸ THUẬT ĐIỆN TỬ VIỄN THÔNG

HỆ ĐẠI TRÀ

**THIẾT KẾ CÁC KIẾN TRÚC BỘ LỌC IIR ELLIPTIC
THÔNG THẤP VÀ HIỆN THỰC TRÊN EBAZ4205**

SVTH: LÊ VÕ TIẾN AN

MSSV: 22161217

NGUYỄN DUY HÙNG

MSSV: 22161262

GVHD: TS. LÊ THẾ DŨNG

TP. HỒ CHÍ MINH – 6/2026

PHIẾU GIAO NHIỆM VỤ ĐỒ ÁN TỐT NGHIỆP

1. Thông tin sinh viên

Họ và tên sinh viên: Lê Võ Tiến An

MSSV: 22161217

Họ và tên sinh viên: Nguyễn Duy Hưng

MSSV: 22161262

2. Thông tin đề tài

Tên đề tài: Thiết kế các kiến trúc bộ lọc IIR Elliptic thông thấp và hiện thực trên EBAZ4205.

Mục đích đề tài: Thiết kế và hiện thực các kiến trúc bộ lọc IIR Elliptic thông thấp trên FPGA Zynq XC7Z010 sử dụng kit EBAZ4205, đồng thời so sánh các cấu trúc hiện thực sử dụng số học fixed-point Q2.28, nhằm đánh giá hiệu quả về chất lượng lọc, tài nguyên phần cứng và đặc tính timing.

3. Nội dung thực hiện

- Nghiên cứu lý thuyết bộ lọc IIR Elliptic, các cấu trúc hiện thực DF1 và TDF2 và kỹ thuật số học fixed-point trên FPGA.
- Thiết kế bộ lọc Elliptic thông thấp trên MATLAB và lượng tử hóa hệ số sang định dạng Q2.28.
- Hiện thực ba cấu trúc bộ lọc bằng ngôn ngữ Verilog trên FPGA.
- Mô phỏng, kiểm thử và đánh giá kết quả thực nghiệm trên phần cứng.
- So sánh ba cấu trúc bộ lọc về chất lượng lọc, tài nguyên FPGA và timing.

4. Lời cam đoan của sinh viên

Chúng tôi cam đoan đồ án tốt nghiệp này là kết quả nghiên cứu và thực hiện của bản thân dưới sự hướng dẫn của giảng viên hướng dẫn. Các kết quả, số liệu và nội dung trình bày trong đồ án là trung thực, được trích dẫn đầy đủ theo quy định và chưa từng được sử dụng để bảo vệ bất kỳ học vị nào trước đây. Tôi hoàn toàn chịu trách nhiệm về nội dung cam đoan này.

Tp. HCM, ngày 24 tháng 6 năm 2026

Sinh viên thực hiện

Lê Võ Tiến An

Nguyễn Duy Hưng

BẢN NHẬN XÉT KHÓA LUẬN TỐT NGHIỆP
(Dành cho giảng viên hướng dẫn)

Đề tài: Thiết kế các kiến trúc bộ lọc FIR ELLIPTIC thông thấp và hiện thực trên EDAZ 4205

Sinh viên: + Nguyễn Duy Hưng
+ Lê Võ Tiến An

MSSV: 22161262

MSSV: 22161217

Hướng dẫn: Ts. Lê Thế Dũng

Nhận xét bao gồm các nội dung sau đây:

1. Tính hợp lý trong cách đặt vấn đề và giải quyết vấn đề; ý nghĩa khoa học và thực tiễn:

Đặt vấn đề rõ ràng, mục tiêu cụ thể; đề tài có tính mới, cấp thiết; đề tài có khả năng ứng dụng, tính sáng tạo.

Đề tài có tính ứng dụng cao.

2. Phương pháp thực hiện/ phân tích/ thiết kế:

Phương pháp hợp lý và tin cậy dựa trên cơ sở lý thuyết; có phân tích và đánh giá phù hợp; có tính mới và tính sáng tạo.

Phương pháp hợp lý, phân tích đánh giá chi tiết.

3. Kết quả thực hiện/ phân tích và đánh giá kết quả/ kiểm định thiết kế:

Phù hợp với mục tiêu đề tài; phân tích và đánh giá / kiểm thử thiết kế hợp lý; có tính sáng tạo/ kiểm định chặt chẽ và đảm bảo độ tin cậy.

Kết quả phù hợp với mục tiêu đề tài, có độ tin cậy tốt.

4. Kết luận và đề xuất:

Kết luận phù hợp với cách đặt vấn đề, đề xuất mang tính cải tiến và thực tiễn; kết luận có đóng góp mới mẻ, đề xuất sáng tạo và thuyết phục.

Kết luận phù hợp với cách đặt vấn đề, có đóng góp mới.

5. Hình thức trình bày và bố cục báo cáo:

Văn phong nhất quán, bố cục hợp lý, cấu trúc rõ ràng, đúng định dạng mẫu; có tính hấp dẫn, thể hiện năng lực tốt, văn bản trau chuốt.

Hình thức trình bày tốt, cấu trúc rõ ràng và hợp lý.

6. Kỹ năng chuyên nghiệp và tính sáng tạo:

Thể hiện các kỹ năng giao tiếp, kỹ năng làm việc nhóm, và các kỹ năng chuyên nghiệp khác trong việc thực hiện đề tài.

Kỹ năng giao tiếp, làm việc nhóm tốt.

7. Tài liệu trích dẫn

Tính trung thực trong việc trích dẫn tài liệu tham khảo; tính phù hợp của các tài liệu trích dẫn; trích dẫn theo đúng chỉ dẫn APA.

Tài liệu trích dẫn phù hợp.

8. Đánh giá về sự trùng lặp của đề tài

Cần khẳng định đề tài có trùng lặp hay không? Nếu có, đề nghị ghi rõ mức độ, tên đề tài, nơi công bố, năm công bố của đề tài đã công bố.

Tỷ lệ trùng lặp của đề tài rất thấp.

9. Những nhược điểm và thiếu sót, những điểm cần được bổ sung và chỉnh sửa*

Cần chỉnh sửa một số lỗi trình bày.

10. Nhận xét tinh thần, thái độ học tập, nghiên cứu của sinh viên

Tinh thần, thái độ học tập, nghiên cứu của nhóm sinh viên rất tốt.

Đề nghị của giảng viên hướng dẫn

Ghi rõ: "Báo cáo đạt/ không đạt yêu cầu của một khóa luận tốt nghiệp kỹ sư, và được phép/ không được phép bảo vệ khóa luận tốt nghiệp"

Báo cáo đạt yêu cầu của một khóa luận tốt nghiệp kỹ sư và được phép bảo vệ.

Tp. HCM, ngày 29 tháng 06 năm 2026

Người nhận xét

(Ký và ghi rõ họ tên)

C. Dũng
Lê Thế Dũng

* Giáo viên hướng dẫn có thể ghi tiếp vào mặt sau

LỜI CẢM ƠN

Trước hết, chúng tôi xin gửi lời cảm ơn chân thành đến quý Thầy/Cô Trường Đại học Công nghệ Kỹ thuật Tp. Hồ Chí Minh, đặc biệt là quý Thầy/Cô Khoa Điện – Điện tử và Bộ môn Kỹ thuật Điện tử - Thông tin, đã tận tâm giảng dạy và đồng hành cùng chúng tôi trong suốt những năm học tại trường. Những kiến thức về điện tử số, xử lý tín hiệu và thiết kế vi mạch số mà chúng tôi tích lũy được chính là nền tảng quan trọng để thực hiện đề tài này.

Chúng tôi xin gửi lời cảm ơn đặc biệt đến Thầy Lê Thế Dũng, người đã trực tiếp hướng dẫn và đồng hành cùng chúng tôi trong suốt quá trình thực hiện đồ án tốt nghiệp. Những góp ý kịp thời và định hướng sát sao của thầy đã giúp chúng tôi giải quyết được nhiều vấn đề kỹ thuật phức tạp, từ việc thiết kế bộ lọc trên MATLAB, hiện thực Verilog trên FPGA cho đến kiểm thử và đánh giá kết quả thực nghiệm. Qua quá trình thực hiện đề tài, chúng tôi không chỉ nắm vững hơn về xử lý tín hiệu số và thiết kế phần cứng mà còn rèn luyện được tư duy giải quyết vấn đề một cách có hệ thống.

Mặc dù đã cố gắng hoàn thành khóa luận tốt nghiệp với tinh thần nghiêm túc và trách nhiệm, chắc chắn vẫn còn nhiều điểm cần cải thiện do giới hạn về kiến thức và kinh nghiệm thực tế. Chúng tôi rất mong nhận được những nhận xét và góp ý từ quý Thầy/Cô để đề tài ngày càng hoàn thiện hơn.

TÓM TẮT

Trong những năm gần đây, nhu cầu xử lý tín hiệu số trong thời gian thực ngày càng tăng cao trong các lĩnh vực đo lường, y sinh và truyền thông. FPGA nổi lên như một nền tảng phù hợp nhờ khả năng xử lý song song, độ trễ thấp và tính linh hoạt cao trong việc hiện thực các thuật toán số phức tạp.

Đề tài "Thiết kế các kiến trúc bộ lọc IIR Elliptic thông thấp và hiện thực trên EBAZ4205" tập trung nghiên cứu, thiết kế và hiện thực bộ lọc IIR Elliptic thông thấp với tần số cắt $f_c = 200 \text{ Hz}$ trên FPGA Zynq XC7Z010 sử dụng kit EBAZ4205. Ba cấu trúc hiện thực được so sánh gồm Direct Form I biquad đơn, Direct Form I Cascade và Transposed Direct Form II Cascade, tất cả sử dụng số học fixed-point định dạng Q2.28. Hệ thống được xây dựng hoàn chỉnh gồm khối tạo tín hiệu kiểm tra bằng ESP32 và DAC MCP4921, khối thu nhận tín hiệu analog qua ADC MCP3208 giao tiếp SPI, khối xử lý lọc trên FPGA bằng ngôn ngữ Verilog và khối truyền kết quả về máy tính qua UART để phân tích bằng Python.

Phương pháp thực hiện bao gồm thiết kế bộ lọc trên MATLAB, lượng tử hóa hệ số sang Q2.28, hiện thực Verilog và kiểm thử bằng testbench trước khi nạp lên phần cứng. Kết quả được đánh giá thông qua so sánh dạng sóng và phổ tần số giữa mô phỏng và thực nghiệm, kết hợp với phân tích tài nguyên và timing từ Vivado.

Kết quả thực nghiệm cho thấy cả ba cấu trúc đều hoạt động đúng chức năng, đáp ứng các chỉ tiêu thiết kế và đạt timing constraint 50 MHz. Đề tài góp phần củng cố kiến thức về xử lý tín hiệu số, thiết kế FPGA bằng Verilog và các kỹ thuật hiện thực fixed-point, đồng thời tạo nền tảng cho việc nghiên cứu và phát triển các hệ thống lọc số phức tạp hơn trong tương lai.

MỤC LỤC

DANH MỤC HÌNH.....	vi
DANH SÁCH BẢNG	x
CÁC TỪ VIẾT TẮT	xi
CHƯƠNG 1 TỔNG QUAN.....	1
1.1. GIỚI THIỆU TÌNH HÌNH NGHIÊN CỨU HIỆN NAY	1
1.2. MỤC TIÊU NGHIÊN CỨU	1
1.3. ĐỐI TƯỢNG VÀ PHẠM VI NGHIÊN CỨU.....	2
1.4. GIỚI HẠN ĐỀ TÀI.....	2
1.5. PHƯƠNG PHÁP NGHIÊN CỨU.....	3
1.6. BỐ CỤC ĐỀ TÀI.....	4
CHƯƠNG 2 CƠ SỞ LÝ THUYẾT.....	5
2.1. BỘ LỌC IIR ELLIPTIC	5
2.1.1. Hàm truyền và phương trình sai phân.....	5
2.1.2. Đáp ứng tần số và đặc tính notch.....	6
2.1.3. Phân tích cực – zero và điều kiện ổn định	7
2.2. CÁC CẤU TRÚC HIỆN THỰC IIR TRÊN FPGA.....	8
2.2.1. Direct Form I (DF1).....	9
2.2.2. Transposed Direct Form II (TDF2).....	10
2.2.3. Cấu trúc Cascade bậc 4	12
2.2.4. So sánh tổng quan các cấu trúc	13
2.3. FIXED-POINT TRONG BỘ LỌC IIR	14
2.3.1. Biểu diễn Q-format và sai số lượng tử hóa.....	15
2.3.2. Ảnh hưởng wordlength đến vị trí cực – zero	16

2.3.3. So sánh Q1.14 – Q2.28	17
2.3.4. Overflow và Saturation logic	17
2.4. NỀN TẢNG PHẦN CỨNG	18
2.4.1. FPGA Zynq XC7Z010 và board EBAZ4205	18
2.4.2. Nguyên lý giao tiếp SPI	20
2.4.3. ADC MCP3208 12-bit	23
2.4.4. DAC MCP4921 12-bit	25
2.4.5. Thu nhận và chuẩn hóa dữ liệu	27
CHƯƠNG 3 THIẾT KẾ VÀ HIỆN THỰC HỆ THỐNG	29
3.1. KIẾN TRÚC TỔNG THỂ HỆ THỐNG	29
3.2. THIẾT KẾ BỘ LỌC ELLIPTIC TRÊN MATLAB	30
3.2.1. Xác định thông số thiết kế	31
3.2.2. Đáp ứng tần số và phân tích pole – zero	33
3.2.3. Lượng tử hóa hệ số và so sánh wordlength	37
3.2.4. Kiểm chứng bộ lọc bằng MATLAB	40
3.3. HIỆN THỰC BỘ LỌC TRÊN FPGA.....	42
3.3.1. Direct Form I biquad đơn.....	42
3.3.2. Direct Form I Cascade (bậc 4)	45
3.3.3. Transposed Direct Form II Cascade (bậc 4)	49
3.3.4. Saturation và xử lý Overflow.....	53
3.3.5. Pipeline và Timing.....	53
3.4. GIAO TIẾP ADC VÀ DAC.....	54
3.4.1. Thiết kế SPI Master trên FPGA	54
3.4.2. Thu nhận dữ liệu từ ADC MCP3208.....	56

3.4.3. Tạo tín hiệu kiểm tra bằng ESP32 và MCP4921	57
3.4.4. Đồng bộ tần số lấy mẫu	58
3.5. TRUYỀN DỮ LIỆU VÀ KIỂM THỬ	59
3.5.1. Module UART TX và định dạng dữ liệu	59
3.5.2. Kiểm chứng kết quả bằng MATLAB	61
3.6. SƠ ĐỒ NGUYÊN LÝ PHẦN CỨNG	62
CHƯƠNG 4 KẾT QUẢ VÀ ĐÁNH GIÁ.....	64
4.1. MÔ HÌNH PHẦN CỨNG.....	64
4.2. KẾT QUẢ KIỂM CHỨNG.....	65
4.2.1. Trường hợp 1: Tín hiệu đa tần 50 Hz, 2000 Hz, 3000 Hz	65
4.2.2. Trường hợp 2: Tín hiệu đơn tần.....	70
4.2.3. Trường hợp 3: Tín hiệu DC 1.65V	81
4.3. ĐÁNH GIÁ HIỆU NĂNG TRIỂN KHAI TRÊN FPGA	86
4.3.1. So sánh tài nguyên FPGA (LUT, FF, DSP slice)	86
4.3.2. So sánh Timing và Fmax	88
4.4. NHẬN XÉT TỔNG HỢP	89
CHƯƠNG 5 KẾT LUẬN VÀ HƯỚNG PHÁT TRIỂN.....	92
5.1. KẾT QUẢ ĐẠT ĐƯỢC	92
5.2. HẠN CHẾ	92
5.3. HƯỚNG PHÁT TRIỂN.....	93
TÀI LIỆU THAM KHẢO	94

DANH MỤC HÌNH

Hình 2.1: Sơ đồ cấu trúc Direct Form I.	9
Hình 2.2: Sơ đồ cấu trúc Direct Form II.	10
Hình 2.3: Sơ đồ cấu trúc Transposed Direct Form II.....	11
Hình 2.4: Cấu trúc Cascade bậc 4 gồm hai biquad nối tiếp.	12
Hình 2.5: Board EBAZ4205 với Zynq XC7Z010.....	20
Hình 2.6: Sơ đồ kết nối SPI Master – Slave.	21
Hình 2.7: IC MCP3208.	23
Hình 2.8: Sơ đồ chân của MCP3208.....	23
Hình 2.9: IC MCP4921.	25
Hình 2.10: Sơ đồ chân của MCP4921.....	25
Hình 3.1: Sơ đồ khối tổng thể hệ thống.	29
Hình 3.2: Đáp ứng biên độ của bộ lọc Elliptic ($N = 4$).	34
Hình 3.3: Biểu đồ pole-zero của $H(z)$	36
Hình 3.4: Phổ của tín hiệu trước và sau khi lọc.	41
Hình 3.5: Sơ đồ khối của bộ lọc Direct Form I biquad đơn.....	42
Hình 3.6: Lưu đồ thuật toán của bộ lọc Direct Form I biquad đơn.	44
Hình 3.7: Sơ đồ khối của bộ lọc Direct Form I cascade.	46
Hình 3.8: Lưu đồ thuật toán của bộ lọc Direct Form I cascade.	47
Hình 3.9: Sơ đồ khối của bộ lọc Transposed Direct Form II cascade.	50
Hình 3.10: Lưu đồ thuật toán của bộ lọc Transposed Direct Form II cascade. ...	52
Hình 3.11: Sơ đồ RTL của khối <code>adc_block</code>	55
Hình 3.12: Sơ đồ máy trạng thái của khối <code>module spi_master</code>	56
Hình 3.13: Sơ đồ máy trạng thái của khối <code>UART TX</code>	60

Hình 3.14: Sơ đồ nguyên lý phân cứng của hệ thống.	62
Hình 4.1: Mô hình phân cứng của hệ thống.	64
Hình 4.2: Tín hiệu đa tần ngõ vào.	65
Hình 4.3: So sánh miền thời gian giữa MATLAB và Verilog của dạng DF1.	66
Hình 4.4: Tín hiệu đa tần thu được từ phân cứng của dạng DF1.	66
Hình 4.5: Phổ tín hiệu đa tần vào và ra của dạng DF1.	67
Hình 4.6: So sánh miền thời gian giữa MATLAB và Verilog của dạng DF1 cascade.	68
Hình 4.7: Tín hiệu đa tần thu được từ phân cứng của dạng DF1 cascade.	68
Hình 4.8: Phổ tín hiệu đa tần vào và ra của dạng DF1 cascade.	68
Hình 4.9: So sánh miền thời gian giữa MATLAB và Verilog của dạng TDF2 cascade.	69
Hình 4.10: Tín hiệu đa tần thu được từ phân cứng của dạng DF1 cascade.	69
Hình 4.11: Phổ tín hiệu đa tần vào và ra của dạng TDF2 cascade.	70
Hình 4.12: So sánh miền thời gian giữa MATLAB và Verilog của dạng DF1. ..	71
Hình 4.13: Tín hiệu đơn tần 150 <i>Hz</i> thu được từ phân cứng của dạng DF1.	71
Hình 4.14: Phổ tín hiệu đơn tần 150 <i>Hz</i> vào và ra của dạng DF1.	72
Hình 4.15: So sánh miền thời gian giữa MATLAB và Verilog của dạng DF1. ..	72
Hình 4.16: Tín hiệu đơn tần 250 <i>Hz</i> thu được từ phân cứng của dạng DF1.	73
Hình 4.17: Phổ tín hiệu đơn tần 250 <i>Hz</i> vào và ra của dạng DF1.	73
Hình 4.18: So sánh miền thời gian giữa MATLAB và Verilog của dạng DF1. ..	74
Hình 4.19: Tín hiệu đơn tần 350 <i>Hz</i> thu được từ phân cứng của dạng DF1.	74
Hình 4.20: Phổ tín hiệu đơn tần 350 <i>Hz</i> vào và ra của dạng DF1.	75
Hình 4.21: So sánh miền thời gian giữa MATLAB và Verilog của dạng DF1 cascade.	76

Hình 4.22: Tín hiệu đơn tần 150 <i>Hz</i> thu được từ phần cứng của dạng DF1 cascade	76
Hình 4.23: Phổ tín hiệu đơn tần 150 <i>Hz</i> vào và ra của dạng DF1 cascade.	76
Hình 4.24: So sánh miền thời gian giữa MATLAB và Verilog của dạng DF1 cascade.	77
Hình 4.25: Tín hiệu đơn tần 250 <i>Hz</i> thu được từ phần cứng của dạng DF1 cascade.	77
Hình 4.26: Phổ tín hiệu đơn tần 250 <i>Hz</i> vào và ra của dạng DF1 cascade.	78
Hình 4.27: So sánh miền thời gian giữa MATLAB và Verilog của dạng TDF2 cascade.	79
Hình 4.28: Tín hiệu đơn tần 150 <i>Hz</i> thu được từ phần cứng của dạng TDF2 cascade.	79
Hình 4.29: Phổ tín hiệu đơn tần 150 <i>Hz</i> vào và ra của dạng TDF2 cascade.	79
Hình 4.30: So sánh miền thời gian giữa MATLAB và Verilog của dạng TDF2 cascade.	80
Hình 4.31: Tín hiệu đơn tần 250 <i>Hz</i> thu được từ phần cứng của dạng TDF2 cascade.	80
Hình 4.32: Phổ tín hiệu đơn tần 250 <i>Hz</i> vào và ra của dạng TDF2 cascade.	81
Hình 4.33: Kiểm tra ổn định DC trong mô phỏng Verilog của dạng DF1.	82
Hình 4.34: Đầu ra DC trên phần cứng dạng DF1.	82
Hình 4.35: Dao động đầu ra DC của phần cứng dạng DF1.	83
Hình 4.36: Kiểm tra ổn định DC trong mô phỏng Verilog của dạng DF1 cascade.	83
Hình 4.37: Đầu ra DC trên phần cứng dạng DF1 cascade.	84
Hình 4.38: Dao động đầu ra DC của phần cứng dạng DF1 cascade.	84

Hình 4.39: Kiểm tra ổn định DC trong mô phỏng Verilog của dạng TDF2 cascade.	85
Hình 4.40: Đầu ra DC trên phần cứng dạng TDF2 cascade.	85
Hình 4.41: Dao động đầu ra DC của phần cứng dạng TDF2 cascade.	86

DANH SÁCH BẢNG

Bảng 2.1: So sánh tổng quan các cấu trúc hiện thực bộ lọc IIR bậc 4 trên FPGA.	13
Bảng 2.2: Tổng hợp các đặc tính kỹ thuật chính của từng định dạng.....	17
Bảng 2.3: Các thông số kỹ thuật chính của Zynq XC7Z010.	19
Bảng 2.4: Thông số kỹ thuật của MCP3208.	24
Bảng 2.5: Thông số kỹ thuật của MCP4921.	26
Bảng 3.1: Các thông số thiết kế bộ lọc trên Matlab.	31
Bảng 3.2: Phạm vi hoạt động của bộ lọc theo từng vùng tần số.....	35
Bảng 3.3: Vị trí cực và zero của 2 biquad.....	40
Bảng 3.4: Hệ số Q2.28 của 2 biquad.....	40
Bảng 3.5: Hệ số bộ lọc elliptic bậc 2 lượng tử hóa Q2.28.....	45
Bảng 3.6: Hệ số bộ lọc elliptic bậc 4 cascade sau khi lượng tử hóa Q2.28.....	49
Bảng 3.7: Cấu trúc frame truyền UART.	59
Bảng 4.1: Tài nguyên tiêu thụ của các dạng cấu trúc bộ lọc.....	87
Bảng 4.2: Timing và F_{max} của các dạng cấu trúc bộ lọc.	88

CÁC TỪ VIẾT TẮT

Viết tắt	Ý nghĩa
ADC	Analog to Digital Converter
ARM	Advanced RISC Machine
BRAM	Block RAM
CDC	Clock Domain Crossing
CPHA	Clock Phase
CPOL	Clock Polarity
CS	Chip Select
DAC	Digital to Analog Converter
DC	Direct Current
DF1	Direct Form I
DSP	Digital Signal Processing
DSPs	DSP Slice
FF	Flip-Flop
FFT	Fast Fourier Transform
FIR	Finite Impulse Response
FPGA	Field Programmable Gate Array
FRAC	Fractional Bits
FSM	Finite State Machine
GND	Ground
IC	Integrated Circuit
IIR	Infinite Impulse Response
JTAG	Joint Test Action Group
LSB	Least Significant Bit
LUT	Look-Up Table
MAC	Multiply-Accumulate

MCU	Microcontroller Unit
MISO	Master In Slave Out
MOSI	Master Out Slave In
MSB	Most Significant Bit
MSE	Mean Square Error
PC	Personal Computer
PL	Programmable Logic
PS	Processing System
PWM	Pulse Width Modulation
RAM	Random Access Memory
RTL	Register Transfer Level
SAR	Successive Approximation Register
SCLK	Serial Clock
SDI	Serial Data Input
SGL	Single-Ended
SNR	Signal to Noise Ratio
SOS	Second Order Section
SPI	Serial Peripheral Interface
TDF2	Transposed Direct Form II
TTL	Transistor-Transistor Logic
TX	Transmit
UART	Universal Asynchronous Receiver Transmitter
USB	Universal Serial Bus
VDD	Supply Voltage
VHDL	VHSIC Hardware Description Language
VREF	Reference Voltage
WNS	Worst Negative Slack
XDC	Xilinx Design Constraints

CHƯƠNG 1: TỔNG QUAN

1.1. GIỚI THIỆU TÌNH HÌNH NGHIÊN CỨU HIỆN NAY

Hiện nay, xử lý tín hiệu số ngày càng đóng vai trò quan trọng trong nhiều lĩnh vực như truyền thông, điều khiển, y sinh và các hệ thống nhúng thông minh. Sự phát triển của các nền tảng phần cứng lập trình được như FPGA đã cho phép hiện thực các thuật toán DSP với tốc độ cao, độ trễ thấp và khả năng xử lý song song, đáp ứng yêu cầu của các hệ thống thời gian thực [5].

Một trong những thành phần quan trọng trong xử lý tín hiệu số là bộ lọc số, đặc biệt là bộ lọc đệ quy vô hạn IIR. So với bộ lọc không đệ quy FIR, bộ lọc đệ quy vô hạn có khả năng đạt đặc tính tần số mong muốn với bậc lọc thấp hơn, giúp giảm số phép toán và tiết kiệm tài nguyên phần cứng. Tuy nhiên, việc triển khai bộ lọc đệ quy vô hạn trên vi mạch lập trình được không chỉ dừng ở mức mô phỏng mà còn đòi hỏi tích hợp với các khối phần cứng ngoại vi như bộ chuyển đổi tương tự số ADC, giao tiếp truyền thông và các khối xử lý dữ liệu, nhằm xây dựng một hệ thống hoàn chỉnh có thể đánh giá trong điều kiện thực tế.

Ngoài ra, việc so sánh các kiến trúc hiện thực khác nhau – chẳng hạn cấu trúc dạng trực tiếp I và cấu trúc dạng trực tiếp II chuyển vị trên cùng nền tảng phần cứng cũng là hướng nghiên cứu được quan tâm, nhằm đánh giá sự đánh đổi giữa tài nguyên sử dụng, tốc độ hoạt động và độ ổn định số.

Trong bối cảnh đó, đề tài thiết kế và hiện thực bộ lọc IIR trên FPGA, kết hợp với hệ thống thu nhận tín hiệu analog thông qua ADC giao tiếp SPI, mang ý nghĩa thực tiễn cao. Đề tài góp phần xây dựng một hệ thống xử lý tín hiệu hoàn chỉnh từ đầu vào analog đến đầu ra số, đồng thời cung cấp cơ sở thực nghiệm để so sánh hai cấu trúc lọc phổ biến trên nền tảng FPGA.

1.2. MỤC TIÊU NGHIÊN CỨU

Mục tiêu của đề tài là thiết kế và triển khai một hệ thống xử lý tín hiệu số hoàn chỉnh trên nền tảng FPGA, trong đó bộ lọc IIR Elliptic thông thấp bậc 4 được hiện thực và kiểm thử trên tín hiệu analog thu nhận từ phần cứng thực tế.

Cụ thể, đề tài tập trung vào các mục tiêu sau: thiết kế bộ lọc IIR Elliptic thông thấp trên MATLAB, lượng tử hóa hệ số sang định dạng fixed-point Q2.28 và hiện thực ba cấu trúc bộ lọc trên FPGA bằng ngôn ngữ Verilog, gồm Direct Form I biquad đơn, Direct Form I Cascade và Transposed Direct Form II Cascade. Song song đó, đề tài xây dựng hệ thống thu nhận tín hiệu gồm khối tạo tín hiệu kiểm tra bằng ESP32 và MCP4921, khối chuyển đổi tương tự số MCP3208, và khối truyền dữ liệu về máy tính qua UART. Kết quả thực nghiệm được thu thập và phân tích bằng Python nhằm so sánh đặc tính lọc, tài nguyên tổng hợp và đặc tính timing của ba cấu trúc trên cùng nền tảng phân cứng EBAZ4205.

1.3. ĐỐI TƯỢNG VÀ PHẠM VI NGHIÊN CỨU

Đối tượng nghiên cứu của đề tài là hệ thống xử lý tín hiệu số sử dụng FPGA, trong đó tập trung vào việc thiết kế và so sánh ba cấu trúc hiện thực bộ lọc IIR gồm Direct Form I biquad đơn, Direct Form I Cascade và Transposed Direct Form II Cascade, kết hợp với module thu nhận tín hiệu analog sử dụng IC ADC MCP3208 giao tiếp SPI. Hệ thống được xây dựng nhằm thực hiện toàn bộ chuỗi xử lý: tạo tín hiệu kiểm tra, thu nhận tín hiệu analog, chuyển đổi sang dạng số, lọc IIR trên FPGA và truyền kết quả về máy tính để phân tích.

Phạm vi nghiên cứu bao gồm thiết kế và mô phỏng bộ lọc IIR Elliptic thông thấp trên MATLAB, lượng tử hóa hệ số sang dạng fixed-point Q2.28, hiện thực ba cấu trúc bộ lọc bằng Verilog trên FPGA Zynq XC7Z010 kit EBAZ4205, xây dựng module SPI Master để giao tiếp với ADC MCP3208, và phát triển chương trình hiển thị dạng sóng trên máy tính để thu thập và đánh giá tín hiệu. Tín hiệu kiểm tra được tạo bởi ESP32 và DAC MCP4921, gồm tín hiệu tổng hợp từ nhiều thành phần tần số hoặc đơn tần số nhằm kiểm tra khả năng lọc trong điều kiện gần thực tế.

1.4. GIỚI HẠN ĐỀ TÀI

Đề tài được giới hạn trong một số phạm vi nhất định nhằm đảm bảo tính khả thi và phù hợp với điều kiện nghiên cứu. Về loại bộ lọc, đề tài chỉ tập trung vào bộ lọc IIR dạng Elliptic thông thấp bậc 4 mà chưa mở rộng sang các dạng xấp xỉ khác

như Butterworth, Chebyshev hay các loại đáp ứng tần số khác. Hệ số bộ lọc được lượng tử hóa ở dạng fixed-point Q2.28, có thể phát sinh sai số, tuy nhiên đây là sự đánh đổi phù hợp với yêu cầu triển khai trên FPGA.

Về phần cứng thu nhận tín hiệu, đề tài sử dụng ADC MCP3208 với độ phân giải 12-bit và giao tiếp SPI, chưa khảo sát các ADC có độ phân giải hoặc tốc độ lấy mẫu cao hơn. Tín hiệu đầu vào là tín hiệu tổng hợp được tạo bởi ESP32 và DAC MCP4921, gồm các thành phần sóng sin ở ba tần số khác nhau, do đó chưa đánh giá trên các tín hiệu thực tế từ môi trường phức tạp. Toàn bộ hệ thống được triển khai trên kit EBAZ4205 với FPGA Zynq XC7Z010, chưa được kiểm thử trên các nền tảng FPGA khác. Những giới hạn này là cơ sở để định hướng phát triển và mở rộng trong các nghiên cứu tiếp theo.

1.5. PHƯƠNG PHÁP NGHIÊN CỨU

Đề tài được thực hiện dựa trên sự kết hợp giữa nghiên cứu lý thuyết và thực nghiệm nhằm đảm bảo tính chính xác và khả năng triển khai thực tế. Trước hết, các tài liệu liên quan đến xử lý tín hiệu số, bộ lọc IIR, kiến trúc hiện thực bộ lọc trên FPGA, giao tiếp SPI và bộ chuyển đổi ADC được nghiên cứu để xây dựng nền tảng lý thuyết cho đề tài. Trên cơ sở đó, bộ lọc Elliptic thông thấp bậc 4 được thiết kế và mô phỏng trên MATLAB, bao gồm phân tích đặc tính tần số, lượng tử hóa hệ số fixed-point và kiểm tra sai số lượng tử hóa trước khi triển khai phần cứng.

Tiếp theo, ba cấu trúc bộ lọc gồm DF1 biquad đơn, DF1 Cascade và TDF2 Cascade được hiện thực bằng Verilog trên FPGA EBAZ4205, kết hợp với module SPI Master để thu nhận dữ liệu từ ADC MCP3208. Tín hiệu kiểm tra được tạo bởi ESP32 và DAC MCP4921 và đưa vào hệ thống theo chuỗi xử lý hoàn chỉnh. Kết quả lọc được truyền về máy tính qua UART USB CP2102 và phân tích bằng chương trình Python, bao gồm quan sát dạng sóng và đánh giá mức suy hao tần số. Đồng thời, kết quả tổng hợp từ Vivado được sử dụng để so sánh tài nguyên và timing giữa ba cấu trúc. Phương pháp này đảm bảo sự liên kết chặt chẽ giữa lý thuyết, mô phỏng và thực nghiệm trong toàn bộ quá trình thực hiện đề tài.

1.6. BỐ CỤC ĐỀ TÀI

Nội dung của đề án được chia thành 5 chương chính như sau:

Chương 1 – Tổng quan: Giới thiệu bối cảnh và lý do chọn đề tài, trình bày mục tiêu, đối tượng, phạm vi nghiên cứu và giới hạn của đề tài.

Chương 2 – Cơ sở lý thuyết: Trình bày nền tảng lý thuyết về bộ lọc IIR Elliptic, các cấu trúc hiện thực trên FPGA, biểu diễn số fixed-point và xử lý overflow, cùng tổng quan các thành phần phần cứng sử dụng trong đề tài.

Chương 3 – Thiết kế hệ thống: Trình bày toàn bộ quá trình hiện thực từ thiết kế bộ lọc Elliptic trên MATLAB, hiện thực các cấu trúc bộ lọc trên FPGA bằng Verilog, đến xây dựng hệ thống thu nhận tín hiệu qua ADC và DAC, truyền dữ liệu về máy tính qua UART và kiểm thử bằng mô phỏng.

Chương 4 – Kết quả và đánh giá: Trình bày kết quả mô phỏng, thực nghiệm trên phần cứng và so sánh ba cấu trúc bộ lọc về chất lượng lọc, tài nguyên FPGA và timing.

Chương 5 – Kết luận và hướng phát triển: Tổng kết kết quả đạt được, phân tích ưu nhược điểm và đề xuất hướng nghiên cứu tiếp theo.

CHƯƠNG 2: CƠ SỞ LÝ THUYẾT

2.1. BỘ LỌC IIR ELLIPTIC

Bộ lọc số IIR, viết tắt của Infinite Impulse Response, là loại bộ lọc có đáp ứng xung kéo dài vô hạn do ngõ ra hiện tại không chỉ phụ thuộc vào các mẫu đầu vào hiện tại và quá khứ, mà còn phụ thuộc vào các mẫu ngõ ra trước đó [1]. Nhờ có thành phần hồi tiếp, bộ lọc IIR có khả năng đạt được đặc tính lọc mong muốn với bậc thấp hơn so với bộ lọc FIR. Điều này đặc biệt có lợi khi triển khai trên FPGA vì giúp giảm số lượng phép nhân, phép cộng và tài nguyên phân cứng cần sử dụng.

Trong đề tài này, bộ lọc được lựa chọn là bộ lọc IIR thông thấp dạng Elliptic. Bộ lọc Elliptic, còn gọi là bộ lọc Cauer, có đặc điểm nổi bật là độ dốc chuyển tiếp giữa dải thông và dải chắn lớn hơn so với nhiều loại bộ lọc thông dụng khác như Butterworth hay Chebyshev cùng bậc. Bộ lọc Elliptic cho phép xuất hiện gợn sóng trong cả dải thông và dải chắn, đổi lại đạt được khả năng suy giảm nhanh ở vùng tần số không mong muốn [3].

2.1.1. Hàm truyền và phương trình sai phân

Một bộ lọc IIR tuyến tính bất biến theo thời gian có thể được mô tả trong miền z bằng hàm truyền tổng quát:

$$H(z) = \frac{Y(z)}{X(z)} = \frac{b_0 + b_1 z^{-1} + b_2 z^{-2} + \dots + b_M z^{-M}}{1 + a_1 z^{-1} + a_2 z^{-2} + \dots + a_N z^{-N}} \quad (2.1)$$

Trong đó, $X(z)$ là biến đổi z của tín hiệu vào, $Y(z)$ là biến đổi z của tín hiệu ra, các hệ số b_k thuộc nhánh tiến và các hệ số a_k thuộc nhánh hồi tiếp. Với bộ lọc bậc hai, hay còn gọi là bộ lọc Biquad, hàm truyền được viết dưới dạng:

$$H(z) = \frac{b_0 + b_1 z^{-1} + b_2 z^{-2}}{1 + a_1 z^{-1} + a_2 z^{-2}} \quad (2.2)$$

Từ hàm truyền trên, ta suy ra phương trình sai phân của bộ lọc:

$$y[n] = b_0 x[n] + b_1 x[n-1] + b_2 x[n-2] - a_1 y[n-1] - a_2 y[n-2] \quad (2.3)$$

Trong đó, $x[n]$ là mẫu tín hiệu đầu vào tại thời điểm hiện tại, $x[n-1], x[n-2]$ là các mẫu đầu vào trước đó, còn $y[n], y[n-1], y[n-2]$ lần lượt là mẫu đầu ra hiện tại và các mẫu đầu ra quá khứ.

Phương trình sai phân này là cơ sở trực tiếp để hiện thực bộ lọc trên FPGA. Các phép nhân giữa tín hiệu và hệ số được thực hiện bằng các khối nhân, các phép cộng/trừ được thực hiện bằng logic tổ hợp, còn các mẫu trễ được lưu bằng thanh ghi.

2.1.2. Đáp ứng tần số và đặc tính notch

Đáp ứng tần số của bộ lọc được xác định bằng cách thay $z = e^{j\omega}$ vào hàm truyền:

$$H(e^{j\omega}) = \frac{Y(e^{j\omega})}{X(e^{j\omega})} = \frac{b_0 + b_1 e^{-j\omega} + b_2 e^{-j2\omega} + \dots + b_M e^{-jM\omega}}{1 + a_1 e^{-j\omega} + a_2 e^{-j2\omega} + \dots + a_N e^{-jN\omega}} \quad (2.4)$$

Đáp ứng biên độ $|H(j\omega)|$ cho biết mức khuếch đại hoặc suy hao của bộ lọc tại từng tần số. Đối với bộ lọc thông thấp, các thành phần tần số thấp trong dải thông được giữ lại gần như nguyên biên độ, trong khi các thành phần tần số cao trong dải chặn bị suy giảm.

Đáp ứng biên độ của bộ lọc Elliptic được biểu diễn thông qua hàm elliptic:

$$G_N(\omega) = \frac{1}{\sqrt{1 + \epsilon^2 R_N^2(\xi, \frac{\omega}{\omega_0})}} \quad (2.5)$$

Trong đó:

- ω_0 : tần số cắt (cutoff frequency) của bộ lọc.
- ϵ : hệ số gợn sóng, quyết định biên độ gợn sóng trong dải thông. Trong dải thông, hàm R_N dao động trong khoảng $[0, 1]$, do đó đáp ứng biên độ dao động trong khoảng $\left[\frac{1}{\sqrt{1 + \epsilon^2}}; 1 \right]$.

- ξ : hệ số chọn lọc, kết hợp với ϵ để xác định mức gợn sóng trong dải chắn. Trong dải chắn, R_N dao động giữa ∞ và giá trị L_N (hệ số phân biệt), khi đó đáp ứng biên độ dao động trong khoảng $\left[0; \frac{1}{\sqrt{1+\epsilon^2 L_N^2}}\right]$.
- $R_N(\xi; \cdot)$: hàm hữu tỉ elliptic bậc N tương tự vai trò của đa thức Chebyshev trong bộ lọc Chebyshev, nhưng tạo ra gợn sóng đều ở cả hai dải.

Đáp ứng pha $\angle H(e^{j\omega})$ thể hiện sự thay đổi pha của tín hiệu sau khi đi qua bộ lọc. Với bộ lọc IIR, đáp ứng pha thường không tuyến tính như bộ lọc FIR. Do đó, khi triển khai thực tế, ngoài việc xét biên độ, cần quan tâm đến độ trễ pha và sự biến dạng pha, đặc biệt khi tín hiệu đầu vào gồm nhiều thành phần tần số khác nhau.

Một đặc điểm đáng chú ý của bộ lọc Elliptic là sự xuất hiện của các zero trong dải chắn. Các zero này tạo ra những điểm suy hao rất sâu tại một số tần số nhất định, gọi là đặc tính notch. Tại tần số notch, biên độ đáp ứng có thể giảm rất mạnh, giúp triệt tiêu hiệu quả thành phần nhiễu hoặc tín hiệu không mong muốn nằm gần tần số đó.

Đối với bộ lọc Elliptic bậc 4 sử dụng trong đề tài, hàm truyền có hai cặp cực và hai cặp zero phức liên hợp, tương ứng với hai khâu biquad khi phân tích dưới dạng cascade. Nhờ đó, bộ lọc vừa giữ được cấu trúc đơn giản ở mỗi khâu, vừa có khả năng tạo ra nhiều điểm suy hao sâu trong dải chắn hơn so với bộ lọc bậc hai. Đây là đặc tính hữu ích khi cần chứng minh khả năng lọc nhiễu cao tần trong hệ thống xử lý tín hiệu số thời gian thực. Trong hệ thống thực nghiệm của đề tài, đặc tính notch và suy hao dải chắn được đánh giá thông qua dữ liệu ADC thực thu từ MCP3208 và dữ liệu đầu ra sau lọc được truyền về máy tính qua UART.

2.1.3. Phân tích cực – zero và điều kiện ổn định

Cực và zero là hai yếu tố quan trọng quyết định đặc tính của bộ lọc IIR. Zero là nghiệm của tử số hàm truyền, làm giảm hoặc triệt tiêu đáp ứng tại một số tần số

nhất định. Cực là nghiệm của mẫu số hàm truyền, ảnh hưởng đến độ cộng hưởng, độ dốc đáp ứng và tính ổn định của hệ thống.

Với bộ lọc Biquad, các zero được xác định từ phương trình:

$$b_0 + b_1 z^{-1} + b_2 z^{-2} = 0 \quad (2.6)$$

Và các cực được xác định từ phương trình:

$$1 + a_1 z^{-1} + a_2 z^{-2} = 0 \quad (2.7)$$

Điều kiện ổn định của bộ lọc IIR rời rạc là tất cả các cực phải nằm bên trong vòng tròn đơn vị trên mặt phẳng z , tức là:

$$|z_p| < 1 \quad (2.8)$$

với z_p là các cực của hệ thống.

Khi thiết kế bộ lọc bằng MATLAB ở dạng số thực, các cực thường được đảm bảo nằm trong vòng tròn đơn vị. Tuy nhiên, khi lượng tử hóa hệ số sang fixed-point để triển khai trên FPGA, các hệ số a_1, a_2, b_0, b_1, b_2 bị làm tròn. Sự thay đổi nhỏ này có thể làm dịch chuyển vị trí cực và zero. Đối với bộ lọc IIR, đặc biệt là hệ số hồi tiếp a_1, a_2 sai số lượng tử hóa có thể ảnh hưởng trực tiếp đến tính ổn định. Vì vậy, sau khi lượng tử hóa, cần kiểm tra lại vị trí cực-zero để đảm bảo bộ lọc vẫn ổn định.


2.2. CÁC CẤU TRÚC HIỆN THỰC IIR TRÊN FPGA

Khi hiện thực bộ lọc IIR trên FPGA, hàm truyền toán học cần được chuyển thành kiến trúc phần cứng gồm các khối nhân, cộng, trừ và thanh ghi. Có nhiều cấu trúc hiện thực bộ lọc Biquad khác nhau, trong đó hai cấu trúc thường được quan tâm là Direct Form I và Transposed Direct Form II. Việc lựa chọn cấu trúc ảnh hưởng đến tài nguyên sử dụng, độ trễ, tần số hoạt động tối đa, khả năng pipeline và độ nhạy với sai số lượng tử hóa. Trong đề tài này, cấu trúc Direct Form I được sử dụng làm nền tảng chính do đã được triển khai ở đồ án trước, đồng thời

cấu trúc Transposed Direct Form II được trình bày thêm để so sánh và đánh giá hướng cải tiến.

2.2.1. Direct Form I (DF1)

Direct Form I là cấu trúc thực hiện trực tiếp của bộ lọc số, được xây dựng đúng theo phương trình sai phân của hệ thống [1].



Hình 2.1: Sơ đồ cấu trúc Direct Form I.

Đây là cấu trúc cơ bản và trực quan nhất. Sơ đồ cấu trúc hình 2.1 được xây dựng trực tiếp từ phương trình sai phân 2.3 của bộ lọc:

$$y[n] = b_0x[n] + b_1x[n-1] + b_2x[n-2] - a_1y[n-1] - a_2y[n-2]$$

được hiện thực bằng hai nhánh riêng biệt:


- Nhánh tiến (Feedforward) thực hiện phép nhân các hệ số b_k với tín hiệu vào $x[n-k]$.
- Nhánh hồi tiếp (Feedback) nhân các hệ số a_k với tín hiệu ra quá khứ $y[n-k]$.

Các khối nhân và cộng được nối song song, sau đó cộng lại tại đầu ra. Ưu điểm của DF-I là dễ hiểu, dễ mô phỏng và thuận tiện khi mã hóa trên Verilog hoặc VHDL, đặc biệt trong các thiết kế có pipeline. Tuy nhiên, DF-I sử dụng số lượng thanh ghi nhiều hơn so với một số cấu trúc khác vì tách riêng chuỗi trễ của ngõ

vào và ngõ ra. Ngoài ra, đường cộng tổng có thể dài nếu không được pipeline hợp lý, làm giảm tần số hoạt động tối đa của hệ thống.

2.2.2. Transposed Direct Form II (TDF2)


Direct Form II là cấu trúc thực hiện bộ lọc số theo dạng chuẩn (canonical form), trong đó nhánh tiến và nhánh hồi tiếp dùng chung một chuỗi trễ.



Hình 2.2: Sơ đồ cấu trúc Direct Form II.

Từ sơ đồ cấu trúc hình 2.2, ta có thể thấy DF-II gộp chung các phần tử trễ của nhánh tiến và nhánh hồi tiếp vào một chuỗi bộ nhớ duy nhất, giúp giảm một nửa số phần tử nhớ so với DF-I.

Cấu trúc Transposed Direct Form II được hình thành bằng cách đảo chiều dòng tín hiệu của dạng Direct Form II. So với DF-II, dạng đảo giúp giảm độ nhạy với sai số lượng tử hóa, đồng thời tối ưu pipeline vì các phép cộng được thực hiện trước khi lưu trữ.



Hình 2.3: Sơ đồ cấu trúc Transposed Direct Form II.

Từ sơ đồ ở hình 2.3, quan hệ giữa các tín hiệu được mô tả bằng hệ phương trình:

$$\begin{cases} y(n) = b_0x(n) + s_1(n-1) \\ s_1(n) = b_1x(n) + s_2(n-1) - a_1y(n) \\ s_2(n) = b_2x(n) - a_2y(n) \end{cases} \quad (2.9)$$

Ưu điểm của Transposed Direct Form II là tiết kiệm thanh ghi, đường dữ liệu gọn và dễ chèn pipeline tại các vị trí sau bộ nhân hoặc bộ cộng. Điều này giúp cải thiện tần số hoạt động tối đa khi triển khai trên FPGA. Ngoài ra, cấu trúc này cũng phù hợp với các khối DSP slice có sẵn trong FPGA vì có dạng nhân – cộng tích lũy.

Tuy nhiên, nhược điểm của Transposed Direct Form II là các biến trạng thái nội bộ có thể có biên độ lớn hơn tín hiệu đầu vào hoặc đầu ra. Nếu không lựa chọn wordlength phù hợp, hệ thống có thể bị tràn số. Vì vậy, khi triển khai cấu trúc này, cần quan tâm đến độ rộng bit của các biến trung gian, cơ chế saturation và việc kiểm tra sai số fixed-point.

Trong đề tài này, Direct Form I được dùng làm cấu trúc chính vì dễ kiểm chứng và phù hợp với quá trình phát triển từ đồ án trước. Transposed Direct Form II được dùng như một hướng so sánh nhằm đánh giá khả năng tối ưu tài nguyên, tốc độ và độ ổn định khi thay đổi kiến trúc hiện thực.

2.2.3. Cấu trúc Cascade bậc 4


Bộ lọc Elliptic thông thấp bậc 4 được sử dụng trong đề tài có hàm truyền gồm bốn cực và bốn zero. Thay vì hiện thực toàn bộ bậc 4 trong một cấu trúc đơn, phương pháp phổ biến là phân tách hàm truyền thành tích của hai hàm truyền bậc 2 (biquad) và ghép nối tiếp hai biquad này lại với nhau, tạo thành cấu trúc Cascade. Cách tiếp cận này giúp giảm nhạy cảm với sai số lượng tử hóa hệ số, đồng thời giúp mỗi biquad hoạt động với dải tín hiệu nhỏ hơn, tránh tràn số trung gian [4].

Hàm truyền bậc 4 được phân tích thành dạng Second-Order Sections (SOS):

$$H(z) = H_1(z) \times H_2(z) = \prod_{k=1}^2 \frac{b_0^k + b_1^k z^{-1} + b_2^k z^{-2}}{1 + a_1^k z^{-1} + a_2^k z^{-2}} \quad (2.10)$$

Trong đó mỗi $H_k(z)$ là một biquad bậc 2 với bộ hệ số riêng $b_0^k, b_1^k, b_2^k, a_1^k, a_2^k$. Các hệ số này được tính từ MATLAB bằng hàm `ellip()` và `zp2sos()`, sau đó lượng tử hóa sang định dạng fixed-point Q2.28 để hiện thực trên FPGA. Hệ số khuếch đại tổng thể G của bộ lọc được phân bổ đều cho hai stage bằng cách nhân mỗi biquad với $\sqrt{G}$, đảm bảo tín hiệu không bị tràn số tại đầu ra Stage 1 trước khi đưa vào Stage 2.

Sơ đồ khối cấu trúc Cascade bậc 4 được trình bày trong hình 2.4. Tín hiệu đầu vào $x[n]$ đi qua Biquad Stage 1, tín hiệu trung gian $\omega[n]$ tại đầu ra Stage 1 được đưa trực tiếp làm đầu vào cho Biquad Stage 2, và đầu ra $y[n]$ của Stage 2 là kết quả lọc cuối cùng.



Hình 2.4: Cấu trúc Cascade bậc 4 gồm hai biquad nối tiếp.

Mỗi biquad trong chuỗi cascade có thể được hiện thực theo cấu trúc Direct Form I hoặc Transposed Direct Form II tùy theo yêu cầu về tài nguyên và tốc độ.

Trong đề tài, cả hai phương án đều được hiện thực: DF1 Cascade dùng hai biquad DF1 nối tiếp, và TDF2 Cascade dùng hai biquad TDF2 nối tiếp, nhằm so sánh hiệu năng trên cùng một nền tảng phần cứng.

Một đặc điểm quan trọng của cấu trúc cascade là thứ tự sắp xếp các stage ảnh hưởng đến khả năng tràn số và tích lũy sai số. Trong thực tế, stage có cực gần vòng tròn đơn vị nhất (hệ số Q cao nhất) thường được đặt ở vị trí cuối để tránh khuếch đại nhiều lượng tử hóa từ các stage trước. Thứ tự này được xác định trong quá trình thiết kế bộ lọc trên MATLAB.

2.2.4. So sánh tổng quan các cấu trúc

Bốn cấu trúc hiện thực được khảo sát trong đề tài gồm: Direct Form I biquad đơn, Transposed Direct Form II biquad đơn, DF1 Cascade bậc 4 và TDF2 Cascade bậc 4. Bảng 2.1 tổng hợp so sánh các cấu trúc này theo các tiêu chí liên quan đến hiện thực phần cứng.

Bảng 2.1: So sánh tổng quan các cấu trúc hiện thực bộ lọc IIR bậc 4 trên FPGA.

Tiêu chí	DF1 Biquad đơn	TDF2 Biquad đơn	DF1 Cascade	TDF2 Cascade
Bậc lọc	2	2	4	4
Số thanh ghi trễ	4	2	8	4
Số phép nhân / mẫu	5	5	10	10
Khả năng pipeline	Trung bình	Tốt	Trung bình	Tốt
Độ nhạy lượng tử hóa hệ số	Cao	Thấp hơn	Thấp	Thấp nhất
Nguy cơ tràn số trung gian	Thấp	Cao hơn	Thấp	Cần kiểm soát
Tài nguyên DSP slice (FPGA)	Ít	Ít	Nhiều hơn	Nhiều hơn

Phù hợp bậc lọc cao	Không	Không	Có	Có
Độ phức tạp hiện thực Verilog	Đơn giản	Trung bình	Trung bình	Phức tạp hơn

Từ bảng so sánh, có thể rút ra một số nhận xét chính. Về số lượng thanh ghi, TDF2 tiết kiệm hơn DF1 ở cùng bậc lọc vì dùng chung chuỗi trễ cho cả nhánh tiến và lùi. Khi ghép cascade bậc 4, số thanh ghi tăng gấp đôi so với biquad đơn, nhưng đổi lại độ nhạy với sai số lượng tử hóa hệ số giảm đáng kể vì mỗi biquad chỉ xử lý một cặp cực – zero.

Về khả năng pipeline, TDF2 có lợi thế hơn DF1 vì các phép cộng tích lũy được thực hiện theo chiều từ dưới lên và lưu vào thanh ghi trạng thái, cho phép chèn thanh ghi pipeline sau mỗi phép nhân mà không làm thay đổi cấu trúc tính toán. Trong khi đó, DF1 có đường cộng dài hơn ở nhánh tiến, đòi hỏi chú ý hơn khi thiết kế timing.

Về nguy cơ tràn số, TDF2 cần được quan tâm hơn vì các biến trạng thái nội bộ $s_1(n)$, $s_2(n)$ có thể có biên độ lớn hơn tín hiệu đầu vào hoặc đầu ra, đặc biệt khi cực của bộ lọc nằm gần vòng tròn đơn vị. Việc lựa chọn wordlength và cơ chế saturation phù hợp là bắt buộc khi hiện thực TDF2 trên FPGA.

Trong đề tài, cả hai cấu trúc cascade đều được hiện thực và kiểm thử trên cùng phần cứng EBAZ4205 với cùng bộ hệ số Q2.28, nhằm đánh giá khách quan sự khác biệt về tài nguyên tổng hợp, tần số hoạt động tối đa và chất lượng lọc trong điều kiện thực tế.

2.3. FIXED-POINT TRONG BỘ LỌC IIR

Trong các hệ thống xử lý tín hiệu số, việc lựa chọn biểu diễn số ảnh hưởng trực tiếp đến độ chính xác, mức tiêu thụ tài nguyên và tính ổn định của hệ thống. Trong khi số dấu phẩy động (floating-point) cung cấp dải động rộng và độ chính xác cao,

số dấu phẩy cố định (fixed-point) được ưu tiên trong các hệ thống nhúng do chi phí phần cứng thấp, tốc độ xử lý cao và mức tiêu thụ điện năng thấp hơn đáng kể.

Tuy nhiên, việc sử dụng fixed-point kéo theo các thách thức về sai số lượng tử hóa, ảnh hưởng đến vị trí cực-zero của bộ lọc, và nguy cơ tràn số (overflow) [4].

2.3.1. Biểu diễn Q-format và sai số lượng tử hóa

Định dạng Q-format (hay còn gọi là $Qm.n$) là quy ước biểu diễn số thực trong fixed-point. Trong đó m là số bit phần nguyên và n là số bit phần phân số. Tổng số bit của một số Q-format là $m+n+1$ (bao gồm 1 bit dấu theo quy ước bù hai).

Giá trị thực x được biểu diễn bởi một số nguyên a thông qua công thức chuyển đổi:

$$x = a \times 2^{-n} \quad (2.11)$$

Độ phân giải Least Significant Bit bằng 2^{-n} . Dải biểu diễn của định dạng $Qm.n$ là $[-2^m; 2^m - 2^{-n}]$. Đối với $Q1.n$ được sử dụng phổ biến trong các bộ lọc số, dải này là $[-1; 1 - 2^{-n}]$.

Quá trình chuyển đổi từ giá trị liên tục sang biểu diễn fixed-point luôn tạo ra sai số lượng tử hóa e , định nghĩa là:

$$e = x - Q(x) \quad (2.12)$$

Khi sử dụng phương pháp làm tròn (rounding), sai số nằm trong khoảng $[-\frac{2^{-n}}{2}; \frac{2^{-n}}{2}]$, còn khi cắt (truncation), sai số nằm trong $[-2^{-n}; 0]$. Sai số lượng tử hóa thường được mô hình hóa là nhiễu trắng có phân phối đều với phương sai:

$$\sigma_e^2 = \frac{2^{-2n}}{12} \quad (2.13)$$

Đối với tín hiệu hình sin đầy dải, tỉ số tín hiệu trên nhiễu lượng tử hóa phụ thuộc tuyến tính vào số bit phân số n :

$$SNR \approx 6.02 \times n + 1.76(dB) \quad (2.14)$$

Công thức trên cho thấy mỗi bit phân số tăng thêm cải thiện SNR xấp xỉ 6 dB. Đây là cơ sở quan trọng để lựa chọn wordlength phù hợp với yêu cầu chất lượng tín hiệu của từng ứng dụng.

2.3.2. Ảnh hưởng wordlength đến vị trí cực – zero

Các hệ số của bộ lọc IIR (a_k, b_k) khi được lưu trữ trong bộ nhớ fixed-point phải chịu quá trình lượng tử hóa:

$$\hat{a}_k = Q(a_k) = a_k + \Delta a_k, \quad |\Delta a_k| \leq \frac{2^{-n}}{2} \quad (2.15)$$

Trong đó:

- k : chỉ số của hệ số trong bộ lọc.
- a_k : hệ số gốc của bộ lọc IIR ở dạng floating-point.
- $\hat{a}_k$: hệ số sau lượng tử hóa (fixed-point coefficient).
- Δa_k : sai số lượng tử hóa của hệ số.

Sai lệch hệ số Δa_k gây ra dịch chuyển vị trí cực và zero trong mặt phẳng z , ảnh hưởng đến đặc tính tần số và quan trọng hơn là tính ổn định của bộ lọc.

Điều kiện cần và đủ để một bộ lọc IIR ổn định là tất cả các cực phải nằm trong vòng tròn đơn vị trên mặt phẳng z theo phương trình 2.8.

Wordlength ngắn làm tăng Δa_k , dẫn đến cực sau lượng tử hóa có thể bị đẩy ra ngoài vòng tròn đơn vị [6]. Rủi ro này đặc biệt nghiêm trọng trong các trường hợp sau:

- Bộ lọc IIR bậc cao với nhiều cặp cực liên hợp phức.
- Cực nằm gần vòng tròn đơn vị (bộ lọc thông dải hẹp, bộ lọc elliptic).
- Tần số cắt rất thấp hoặc rất cao so với tần số Nyquist.

2.3.3. So sánh Q1.14 – Q2.28

Hai định dạng Q1.14 và Q2.28 đại diện cho các lớp wordlength phổ biến trong DSP fixed-point, tương ứng với bộ xử lý 16-bit và 30-bit. Bảng 2.2 dưới đây so sánh các đặc tính kỹ thuật chính của 2 định dạng:

Bảng 2.2: Tổng hợp các đặc tính kỹ thuật chính của từng định dạng.

Thuộc tính	Q1.14	Q2.28
Tổng số bit	16 bit	30 bit
Bit phần nguyên bao gồm dấu	1	2
Bit phần phân số	14	28
Độ phân giải (LSB)	6.10×10^{-5}	3.72×10^{-9}
SNR tối đa (dB)	$\sim 86,1 \text{ dB}$	$\sim 170,3 \text{ dB}$
Số mức lượng tử hóa	16384	268435456
Ứng dụng tiêu biểu	Audio 16-bit, MCU	Đo lường, IIR bậc cao

2.3.4. Overflow và Saturation logic

Overflow xảy ra khi kết quả của phép tính số học vượt quá dải biểu diễn của định dạng fixed-point. Trong bộ lọc số, các phép nhân-tích lũy (MAC) là nguồn gây overflow phổ biến nhất, đặc biệt khi nhiều hệ số dương cùng cộng dồn. Nếu không được xử lý đúng, overflow có thể gây ra lỗi nghiêm trọng trong đầu ra hoặc kích hoạt dao động không kiểm soát.

Có hai cách xử lý phổ biến:

- Wrap-around để giá trị tự quay vòng theo bù hai — không tốn thêm tài nguyên nhưng gây lật dấu đột ngột, có thể kích hoạt dao động trong vòng phản hồi IIR.
- Saturation kẹp kết quả tại cực đại dương hoặc cực tiểu âm khi tràn xảy ra. Sai số nhỏ hơn, không lật dấu, hệ thống duy trì ổn định.

Sai số do saturation luôn nhỏ hơn sai số wrap-around, không gây lật dấu đột ngột, và thường không kích hoạt vòng lặp giới hạn biên độ. Do đó saturation được ưu tiên trong phần lớn các ứng dụng âm thanh và điều khiển.

2.4. NỀN TẢNG PHẦN CỨNG

Để triển khai và kiểm thử bộ lọc IIR trong điều kiện thực tế, đề tài sử dụng một nền tảng phần cứng hoàn chỉnh bao gồm vi mạch lập trình được FPGA, các IC chuyển đổi tín hiệu và module giao tiếp [2]. Mục này trình bày lý thuyết và đặc điểm kỹ thuật của các thành phần phần cứng chính được sử dụng trong hệ thống.

2.4.1. FPGA Zynq XC7Z010 và board EBAZ4205

FPGA (Field-Programmable Gate Array) là vi mạch lập trình được, cho phép người dùng cấu hình lại cấu trúc phần cứng bên trong thông qua ngôn ngữ mô tả phần cứng như Verilog hoặc VHDL. Khác với vi xử lý thực hiện lệnh tuần tự, FPGA thực hiện các phép tính song song theo cấu trúc phần cứng được định nghĩa sẵn, giúp đạt độ trễ thấp và thông lượng xử lý cao, phù hợp với các ứng dụng xử lý tín hiệu số thời gian thực.


IC Zynq XC7Z010 của hãng Xilinx thuộc dòng Zynq-7000 SoC, tích hợp hai phần chính trên cùng một chip: phần xử lý (PS – Processing System) gồm lõi ARM Cortex-A9 dual-core, và phần lập trình được (PL – Programmable Logic) dựa trên kiến trúc FPGA Artix-7 [9]. Trong đề tài, toàn bộ hệ thống được hiện thực thuần trên phần PL mà không sử dụng lõi ARM, tận dụng khả năng xử lý song song của FPGA để thực hiện đọc ADC qua SPI, lọc IIR và truyền UART đồng thời theo từng mẫu tín hiệu. Bảng 2.3 dưới đây trình bày các thông số kỹ thuật chính của Zynq XC7Z010:

Bảng 2.3: Các thông số kỹ thuật chính của Zynq XC7Z010.

Thông số	Giá trị	Ghi chú
Họ FPGA	Artix-7 (PL)	Phần lập trình được
Số LUT	17.600	Look-Up Table 6 đầu vào
Số Flip-Flop	35.200	Thanh ghi đồng bộ
Khối DSPs	80	Nhân – cộng tích lũy 18×25 bit
Khối RAM (BRAM)	60×36 Kb	Bộ nhớ khối nội bộ
Tần số hoạt động tối đa	~ 450 MHz	Phụ thuộc thiết kế cụ thể
Điện áp lõi	1 V	Core voltage
Gói linh kiện	CLG400	BGA 400 chân

Board EBAZ4205 là một bo mạch nhúng giá thấp được thiết kế ban đầu cho thiết bị khai thác tiền mã hóa, nhưng đã được cộng đồng kỹ thuật tái sử dụng rộng rãi như một nền tảng phát triển FPGA nhờ tích hợp sẵn IC Zynq XC7Z010. Board cung cấp các kết nối cơ bản bao gồm nguồn 12 V, cổng Ethernet, cổng USB JTAG để nạp bitstream và gỡ lỗi, cùng các header mở rộng chân IO dạng 2,54 mm để kết nối với các thiết bị ngoại vi bên ngoài.

Trong đề tài, board EBAZ4205 được cấp nguồn 12 V và kết nối với máy tính qua cáp JTAG để nạp bitstream từ Vivado. Tín hiệu clock hệ thống 50 MHz từ thạch anh trên board được sử dụng làm clock chủ cho toàn bộ thiết kế, bao gồm khối SPI Master đọc ADC MCP3208, khối lọc IIR và khối UART truyền dữ liệu ở tốc độ 921600 baud. Các chân IO trên header mở rộng được gán theo file ràng buộc XDC để kết nối với MCP3208 (SCLK, MOSI, MISO, CS) và module CP2102 (đường Tx).



Hình 2.5: Board EBAZ4205 với Zynq XC7Z010.


Ưu điểm của việc sử dụng EBAZ4205 trong đề tài là chi phí thấp, sẵn có và đã được kiểm chứng hoạt động ổn định với Vivado. Tuy nhiên, board có giới hạn về số lượng chân IO tiếp cận được và tài liệu chính thức không đầy đủ, đòi hỏi phải tham khảo sơ đồ nguyên lý từ cộng đồng mã nguồn mở. Trong phạm vi đề tài, các hạn chế này không ảnh hưởng đến quá trình hiện thực vì hệ thống chỉ sử dụng một số lượng nhỏ chân IO cho giao tiếp SPI và UART.

2.4.2. Nguyên lý giao tiếp SPI

SPI (Serial Peripheral Interface) là giao thức truyền thông nối tiếp đồng bộ được sử dụng rộng rãi trong các hệ thống nhúng và thiết kế FPGA nhằm trao đổi dữ liệu với các thiết bị ngoại vi như bộ chuyển đổi ADC, DAC, bộ nhớ và cảm biến. SPI hoạt động theo cơ chế master-slave, trong đó thiết bị Master chịu trách nhiệm điều khiển toàn bộ quá trình truyền thông thông qua việc tạo xung đồng hồ và tín hiệu lựa chọn thiết bị.

Một giao tiếp SPI cơ bản bao gồm bốn đường tín hiệu chính như sau:

- SCLK (Serial Clock): tín hiệu xung đồng hồ do thiết bị Master tạo ra để đồng bộ quá trình truyền dữ liệu.
- MOSI (Master Out Slave In): đường truyền dữ liệu từ Master đến Slave.
- MISO (Master In Slave Out): đường truyền dữ liệu từ Slave về Master.
- CS (Chip Select): tín hiệu lựa chọn thiết bị Slave, thường hoạt động ở mức tích cực thấp (Active Low).



Hình 2.6: Sơ đồ kết nối SPI Master – Slave.

Hoạt động của giao thức SPI được xác định bởi hai tham số cấu hình là CPOL (Clock Polarity) và CPHA (Clock Phase). Hai tham số này kết hợp tạo thành bốn chế độ hoạt động SPI (Mode 0 đến Mode 3). Trong đó, CPOL quy định mức logic của tín hiệu clock khi ở trạng thái nghỉ, còn CPHA xác định cạnh xung được sử dụng để lấy mẫu dữ liệu.

Trong đề tài này, cả bộ chuyển đổi tương tự - số MCP3208 và bộ chuyển đổi số-tương tự MCP4921 đều được cấu hình hoạt động ở SPI Mode 0 (CPOL = 0,

CPHA = 0). Ở chế độ này, tín hiệu SCLK ở mức thấp khi không truyền dữ liệu và dữ liệu được lấy mẫu tại cạnh lên của xung clock.

Trong hệ thống thực nghiệm, FPGA trên kit EBAZ4205 được cấu hình đóng vai trò SPI Master, còn các IC MCP3208 và MCP4921 hoạt động như các thiết bị SPI Slave. Quá trình giao tiếp bắt đầu khi FPGA đưa tín hiệu CS xuống mức thấp để chọn thiết bị cần giao tiếp. Sau đó, FPGA phát xung SCLK và thực hiện truyền hoặc nhận dữ liệu tuần tự thông qua các đường MOSI và MISO. Sau khi hoàn tất quá trình truyền dữ liệu, tín hiệu CS được đưa trở lại mức cao để kết thúc phiên giao tiếp và giải phóng bus truyền.

Để hiện thực giao tiếp SPI trên FPGA, module SPI Master được xây dựng bằng ngôn ngữ Verilog với ba khối chức năng chính:


- Bộ chia tần và tạo xung SCLK: chuyển đổi clock hệ thống thành tần số phù hợp cho giao tiếp SPI.
- Thanh ghi dịch (Shift Register): thực hiện quá trình chuyển đổi dữ liệu song song sang nối tiếp và ngược lại.
- Máy trạng thái hữu hạn (Finite State Machine – FSM): điều khiển trình tự giao tiếp giữa các trạng thái truyền và nhận dữ liệu.

Chu trình hoạt động của FSM bao gồm các bước: chờ yêu cầu truyền, kích hoạt tín hiệu CS, dịch từng bit điều khiển lên đường MOSI, nhận dữ liệu từ MISO, lưu dữ liệu nhận được và kết thúc giao tiếp bằng cách đưa CS về mức không hoạt động.

Giao thức SPI có ưu điểm là cấu trúc đơn giản, tốc độ truyền cao, dễ hiện thực trên phần cứng số và phù hợp với các ứng dụng xử lý tín hiệu thời gian thực sử dụng FPGA.


2.4.3. ADC MCP3208 12-bit

Trong đề tài, tín hiệu đầu vào là tín hiệu analog, do đó cần sử dụng một ADC để đưa tín hiệu này vào hệ thống xử lý số. Do board EBAZ4205 không tích hợp ADC độ phân giải cao, nên sử dụng IC ADC rời là một giải pháp phù hợp. IC được lựa chọn là MCP3208, một ADC có độ phân giải 12-bit, giao tiếp SPI, dễ tích hợp với FPGA và vi điều khiển.



Hình 2.7: IC MCP3208.

MCP3208 là IC chuyển đổi ADC 12-bit do Microchip sản xuất, hỗ trợ tối đa 8 kênh đầu vào analog [7]. IC này sử dụng giao thức SPI để truyền dữ liệu, giúp dễ dàng kết nối với các hệ thống số như FPGA hoặc vi điều khiển.



Hình 2.8: Sơ đồ chân của MCP3208.

Bảng 2.4: Thông số kỹ thuật của MCP3208.

Thông số	Giá trị	Ghi chú
Độ phân giải	12 bit	4096 mức lượng tử hóa
Số kênh đầu vào	8 kênh	Single-ended hoặc 4 cặp pseudo-differential
Kiến trúc chuyển đổi	SAR	Successive Approximation Register
Điện áp nguồn (VDD)	2,7 – 5,5 V	Tương thích 3,3 V và 5 V
Điện áp tham chiếu (VREF)	$0,25 \times V_{DD} - V_{DD}$	Cấp ngoài, xác định tầm đo
Tốc độ lấy mẫu tối đa	100 <i>ksps</i>	$V_{DD} = 5\text{ V}, f_{CLK} = 2\text{ MHz}$
Tần số SPI tối đa	2 MHz (5 V), 1 MHz (3,3 V)	Tần số xung nhịp CLK tối đa

MCP3208 là bộ chuyển đổi tương tự số sử dụng kiến trúc SAR, có độ phân giải 12 bit. Với độ phân giải này, giá trị số đầu ra *ADC_value* nằm trong khoảng $[0; 4095]$.

Nếu điện áp tham chiếu là V_{REF} , giá trị điện áp đầu vào tương ứng với mã ADC được tính gần đúng:

$$V_{IN} = \frac{ADC_value}{4095} \cdot V_{REF} \quad (2.16)$$


Ngược lại, với một điện áp đầu vào V_{IN} , mã ADC lý tưởng là:

$$ADC_value = \frac{V_{IN}}{V_{REF}} \cdot 4095 \quad (2.17)$$

MCP3208 có 8 kênh đầu vào analog, từ CH0 đến CH7. Các kênh này có thể được cấu hình ở chế độ single-ended hoặc pseudo-differential. Trong phạm vi đề tài, chế độ single-ended được sử dụng để đọc tín hiệu analog từ một kênh, ví dụ CH0. Tín hiệu analog đầu vào có thể được tạo từ ESP32 dưới dạng sóng sin thông qua DAC hoặc PWM kết hợp mạch lọc RC.


2.4.4. DAC MCP4921 12-bit

Trong hệ thống của đề tài, ESP32 tạo tín hiệu kiểm tra dưới dạng mẫu số và cần chuyển sang tín hiệu analog trước khi đưa vào ADC MCP3208. Do ESP32 không có DAC đủ chất lượng ở dải tần số yêu cầu, một IC DAC rời được sử dụng. IC được lựa chọn là MCP4921 của hãng Microchip Technology – bộ chuyên đổi số – tương tự 12-bit, giao tiếp SPI, dễ tích hợp với vi điều khiển và FPGA.



Hình 2.9: IC MCP4921.

MCP4921 là DAC 12-bit đơn kênh do Microchip sản xuất, sử dụng kiến trúc R-2R ladder kết hợp bộ khuếch đại đầu ra (output buffer amplifier) tích hợp sẵn, cho phép điều khiển trực tiếp các tải có trở kháng thấp mà không cần thêm mạch đệm ngoài [8].



Hình 2.10: Sơ đồ chân của MCP4921.

Bảng 2.5: Thông số kỹ thuật của MCP4921.

Thông số	Giá trị	Ghi chú
Độ phân giải	12 bit	4096 mức lượng tử hóa
Số kênh đầu ra	1 kênh	Đơn kênh (single channel)
Điện áp nguồn (V_{DD})	2,7 – 5,5 V	Tương thích 3,3 V và 5 V
Điện áp tham chiếu (V_{REF})	0 – V_{DD}	Cấp ngoài, xác định tầm đầu ra
Hệ số khuếch đại (G)	1× hoặc 2×	Cấu hình qua bit GA trong khung SPI
Giao tiếp	SPI Mode 0,0	CPOL = 0, CPHA = 0; tối đa 20 MHz

MCP4921 là bộ chuyển đổi số tương tự sử dụng kiến trúc R-2R ladder, có độ phân giải 12 bit với 4096 mức điện áp đầu ra. Điện áp đầu ra được xác định theo công thức:

$$V_{OUT} = \left(\frac{D}{4096} \right) \times G \times V_{REF} \quad (2.18)$$

Trong đó D là giá trị số nguyên 12-bit $0 \rightarrow 4095$, G là hệ số khuếch đại ($G = 1$ hoặc $G = 2$, chọn qua bit cấu hình GA), và V_{REF} là điện áp tham chiếu đầu vào.

Với $V_{REF} = V_{DD} = 3,3V$ và $G = 1$, mỗi LSB tương ứng với $\frac{3.3}{4096} \approx 0.806mV$, cho phép tái tạo tín hiệu analog với độ phân giải đủ cao cho mục đích kiểm thử bộ lọc IIR.

Vì MCP4921 chỉ xuất điện áp trong khoảng từ GND đến $G \times V_{REF}$, tín hiệu tổng hợp từ ESP32 cần được thêm DC offset để toàn bộ dạng sóng nằm trong dải điện áp dương. Ví dụ, nếu $V_{REF} = 3,3V$ và $G = 1$, tín hiệu tổng hợp gồm ba sóng sin (50 Hz, 2 kHz, 3 kHz) có thể được biểu diễn dưới dạng:

$$v(t) = V_{DC} + A_1 \sin(2\pi 50t) + A_2 \sin(2\pi 2000t) + A_3 \sin(2\pi 3000t)$$

Với $V_{DC} = 1,65 \text{ V}$ tương ứng mã số 2048 làm DC offset trung tâm và biên độ tổng các thành phần tần số không vượt quá $\pm 1,5 \text{ V}$, đảm bảo tín hiệu dao động trong dải $0,15 \text{ V} - 3,15 \text{ V}$, phù hợp với dải đo của ADC MCP3208 phía sau và tránh bị cắt đỉnh.

2.4.5. Thu nhận và chuẩn hóa dữ liệu

Quy trình thu nhận dữ liệu từ MCP3208 bắt đầu khi FPGA kéo tín hiệu CS xuống mức thấp. Sau đó, FPGA gửi chuỗi bit điều khiển để chọn chế độ đọc single-ended và chọn kênh ADC cần đọc. MCP3208 thực hiện lấy mẫu tín hiệu analog và trả về kết quả chuyển đổi 12-bit thông qua đường DOUT.

Dữ liệu đầu ra của ADC MCP3208 là dữ liệu số 12-bit không dấu, có giá trị nằm trong khoảng $ADC_{raw} \in [0; 4095]$.

Do tín hiệu đầu vào của bộ lọc được biểu diễn dưới dạng số có dấu, dữ liệu ADC trước tiên được dịch mức DC bằng cách loại bỏ offset trung tâm: $x[n] = ADC[n] - 2048$. Sau bước chuẩn hóa, tín hiệu nằm trong khoảng: $-2048 \leq x[n] \leq 2047$. Giá trị này được mở rộng sang định dạng fixed-point Q2.28 bằng phép dịch trái 28 bit:

$$x_{q28}[n] = x[n] \times 2^{28} \quad (2.19)$$

Việc mở rộng này giúp dữ liệu đầu vào tương thích với các phép nhân fixed-point Q2.28 bên trong bộ lọc. Phép tính trong khối lọc được thực hiện theo hai bước tách biệt:

Bước 1 - Tích lũy: Với mỗi khâu biquad, tổng trung gian 64-bit được tính bằng tổng các tích nhân - cộng theo công thức hàm truyền 2.3:

$$ACC = b_0^k \cdot x[n] + b_1^k \cdot x[n-1] + b_2^k \cdot x[n-2] - a_1^k \cdot y[n-1] - a_2^k \cdot y[n-2]$$

Trong đó, các hệ số b_i^k, b_i^k đã được lượng tử hóa sang dạng số nguyên Q2.28 lưu dưới dạng số nguyên 32-bit có dấu. Kết quả tích lũy ACC có độ rộng 64-bit để tránh tràn số trong quá trình cộng dồn.

Trong quá trình tính toán, các phép nhân giữa dữ liệu Q2.28 và hệ số Q2.28 tạo ra kết quả có độ rộng lớn hơn. Vì vậy bộ cộng tích lũy được mở rộng 84 bit để tránh mất dữ liệu do tràn số. Sau phép tính tích lũy, kết quả được dịch phải 28 bit: $y[n] = ACC \gg 28$. Sau đó tín hiệu được đưa lại về dạng unsigned giống ADC bằng cách cộng lại DC offset:

$$y_{out} = y_{int} + 2048 \quad (2.20)$$

Phép dịch phải này tương đương phép chia 2^{28} , đưa kết quả về cùng miền tỉ lệ với dữ liệu ADC đầu vào. Việc tách thành hai bước - tích lũy đầy đủ rồi mới dịch phải một lần duy nhất - là điểm quan trọng: nếu dịch phải sau từng phép nhân riêng lẻ, sai số cắt bớt tích lũy qua nhiều bước có thể làm mất ổn định bộ lọc, đặc biệt với các cực gần vòng tròn đơn vị như trong bộ lọc Elliptic của đề tài.

Sau khi tính được mẫu đầu ra, dữ liệu được giới hạn về dải hợp lệ 12-bit bằng cơ chế saturation:

$$y_{out}[n] = \begin{cases} 0, & y[n] < 0 \\ y[n], & 0 \leq y[n] \leq 4095 \\ 4095, & y[n] > 4095 \end{cases} \quad (2.21)$$


Cơ chế saturation được ưu tiên hơn wrap-around vì không gây lật dấu đột ngột khi tràn xảy ra, đầu ra được kẹp tại giá trị biên thay vì nhảy về phía đối diện, tránh kích hoạt dao động trong vòng phản hồi IIR.

CHƯƠNG 3: THIẾT KẾ VÀ HIỆN THỰC HỆ THỐNG

3.1. KIẾN TRÚC TỔNG THỂ HỆ THỐNG

Sau khi bộ lọc IIR đã được nghiên cứu và xây dựng ở mức thuật toán, bước tiếp theo của đề tài là triển khai bộ lọc vào một hệ thống phần cứng hoàn chỉnh. Mục tiêu của hệ thống không chỉ là thực hiện phép lọc trên FPGA, mà còn phải thu nhận tín hiệu analog từ bên ngoài, chuyển đổi sang dạng số, xử lý theo thời gian thực và truyền kết quả về máy tính để quan sát và đánh giá.

Với định hướng đó, hệ thống được xây dựng theo chuỗi xử lý gồm bốn khối chính: khối tạo tín hiệu đầu vào gồm ESP32 và DAC MCP4921, khối chuyển đổi tương tự – số (ADC MCP3208), khối xử lý trên FPGA (EBAZ4205) và khối truyền dữ liệu về máy tính (UART – CP2102). Sơ đồ khối tổng thể của hệ thống được trình bày trong hình 3.1.



Hình 3.1: Sơ đồ khối tổng thể hệ thống.

Khối đầu tiên trong chuỗi xử lý là bộ tạo tín hiệu kiểm tra. ESP32 tính toán và xuất mẫu số của tín hiệu tổng hợp gồm ba thành phần tần số hoặc đơn tần số với DC offset ở giữa thang đo, sau đó truyền các mẫu này đến DAC MCP4921 qua giao tiếp SPI. MCP4921 chuyển đổi mẫu số 12-bit thành tín hiệu analog liên tục,

với biên độ dao động trong dải $0 - 3,3\text{ V}$ phù hợp với điện áp tham chiếu của ADC phía sau.

Tín hiệu analog từ MCP4921 được đưa vào bộ chuyển đổi thông qua ADC MCP3208 để chuyển đổi trở lại sang miền số. Sau mỗi chu kỳ lấy mẫu, MCP3208 trả về dữ liệu số 12-bit tương ứng với biên độ tức thời của tín hiệu đầu vào và truyền kết quả này đến FPGA EBAZ4205 qua giao tiếp SPI.

Trên FPGA EBAZ4205, khối SPI Master điều khiển quá trình đọc dữ liệu từ MCP3208, tạo xung nhịp và tín hiệu chọn chip theo đúng giao thức. Sau khi thu đủ 12-bit từ ADC, dữ liệu được đưa vào khối lọc IIR hiện thực bằng Verilog với các hệ số đã lượng tử hóa dạng fixed-point Q2.28. Đề tài hiện thực ba cấu trúc lọc để so sánh: Direct Form I biquad đơn, Direct Form I Cascade và Transposed Direct Form II Cascade.

Kết quả sau lọc được đưa đến khối UART Transmitter để truyền về máy tính. Do máy tính không nhận trực tiếp tín hiệu UART mức logic $3,3\text{ V}$ từ FPGA, module CP2102 được sử dụng làm cầu nối chuyển đổi UART sang USB. Dữ liệu được đóng gói theo định dạng gồm 2 byte dữ liệu 12-bit, truyền ở tốc độ 921600 baud . Phía máy tính, chương trình Python đọc dữ liệu từ cổng COM, giải mã và hiển thị dạng sóng sau khi lọc để phục vụ đánh giá.

Như vậy, luồng xử lý của hệ thống đi theo thứ tự: ESP32 tạo tín hiệu số, MCP4921 chuyển sang analog, MCP3208 chuyển về số, FPGA EBAZ4205 lọc IIR và CP2102 truyền về PC. Cấu trúc này cho phép đề tài chuyển từ mức mô phỏng thuật toán sang triển khai thực nghiệm, đánh giá hoạt động thực tế của bộ lọc IIR trên tín hiệu thu từ phần cứng.

3.2. THIẾT KẾ BỘ LỌC ELLIPTIC TRÊN MATLAB

Bộ lọc Elliptic (còn gọi là bộ lọc Cauer) là một họ bộ lọc IIR có đặc điểm gợn sóng đều ở cả hai miền dải thông và dải chắn. Đây là điểm khác biệt căn bản so với bộ lọc Butterworth (đáp ứng phẳng tuyệt đối, không gợn sóng ở cả hai dải) và bộ lọc Chebyshev (chỉ gợn sóng ở một dải, dải còn lại đơn điệu).

Nhờ việc cho phép tồn tại gợn sóng độc lập ở cả dải thông và dải chắn, bộ lọc Elliptic đạt được độ dốc vùng chuyển tiếp (transition band) lớn nhất trong số các bộ lọc kinh điển cùng bậc N , với cùng yêu cầu về độ gợn dải thông và độ suy hao dải chắn. Đây là lý do bộ lọc Elliptic được lựa chọn cho đề tài này: với cùng bậc lọc (do đó cùng tài nguyên FPGA tiêu thụ), Elliptic cho khả năng phân biệt tần số tốt hơn Butterworth/Chebyshev cùng bậc, yếu tố quan trọng khi cần loại bỏ nhiễu nằm gần băng thông tín hiệu mong muốn.

Trong thiết kế thực tế, việc xác định trực tiếp các hệ số của hàm elliptic yêu cầu quá trình tính toán phức tạp. Do đó MATLAB được sử dụng để tổng hợp bộ lọc dựa trên các thông số thiết kế gồm bậc lọc, tần số lấy mẫu, tần số cắt, ripple dải thông và suy hao dải chắn.

3.2.1. Xác định thông số thiết kế

Các thông số thiết kế của bộ lọc được lựa chọn dựa trên yêu cầu cân bằng giữa khả năng lọc nhiễu, độ chính xác tín hiệu và mức độ phức tạp khi triển khai trên FPGA. Bảng 3.1 dưới đây tổng hợp các thông số thiết kế của bộ lọc:

Bảng 3.1: Các thông số thiết kế bộ lọc trên Matlab.

Thông số	Giá trị
Loại bộ lọc	IIR Elliptic thông thấp
Bậc lọc N	4
Tần số lấy mẫu f_s	35511 Hz
Tần số cắt f_c	200 Hz
Độ gợn sóng dải thông R_p	0,1 dB
Suy hao dải chắn R_s	40 dB

Bộ lọc được chọn là Elliptic thông thấp bậc 4 với tần số cắt $f_c = 200\text{Hz}$, nhằm giữ lại các thành phần tín hiệu trong vùng tần số thấp và suy giảm các thành phần

nhiều nằm ngoài dải thông. Tần số lấy mẫu $f_s = 35511Hz$ được lựa chọn để thỏa mãn điều kiện Nyquist, đồng thời tạo đủ khoảng cách giữa vùng tín hiệu mong muốn và vùng nhiễu để bộ lọc có thể thực hiện quá trình chuyển tiếp tần số hiệu quả.

Độ gợn dải thông được chọn $R_p = 0,1 dB$ nhằm giới hạn sai lệch biên độ của tín hiệu sau lọc ở mức nhỏ, đảm bảo các thành phần tín hiệu mong muốn không bị thay đổi đáng kể. Bên cạnh đó, suy hao dải chắn $R_s = 40 dB$ được lựa chọn để đảm bảo các thành phần nhiễu ngoài dải thông bị suy giảm đủ lớn. Mức suy hao này tạo sự cân bằng giữa yêu cầu loại bỏ nhiễu và độ phức tạp phần cứng, vì suy hao càng cao sẽ làm tăng bậc lọc cũng như số lượng phép toán cần thực hiện trên FPGA.

Bậc lọc $N = 4$ được lựa chọn do bộ lọc Elliptic có đặc tính chuyển tiếp nhanh, cho phép đạt được độ dốc lớn với bậc thấp hơn so với các bộ lọc IIR khác cùng yêu cầu. Việc sử dụng bộ lọc bậc 4 cũng thuận lợi cho quá trình triển khai phần cứng khi có thể phân tích thành hai tầng biquad bậc hai, giảm độ nhảy với sai số lượng tử hệ số và phù hợp với kiến trúc lọc DF1 và TDF2 trên FPGA.

Hệ số gợn sóng dải thông được xác định theo:

$$\mathcal{E} = \sqrt{10^{R_p/10} - 1} \quad (3.1)$$

Trong đó R_p là độ gợn sóng cực đại cho phép trong dải thông.

Với bộ lọc được thiết kế trong đề tài: $R_p = 0,1 dB$.

Vậy ta có: $\epsilon = \sqrt{10^{R_p/10} - 1} = 0,1526$.

Giá trị $\epsilon \approx 0.1526$ cho thấy biên độ đáp ứng trong dải thông dao động rất nhẹ, trong khoảng $\left[\frac{1}{\sqrt{1+\epsilon^2}}, 1 \right] \approx [0,9886; 1]$ tương ứng đúng với mức gợn $R_p = 0,1 dB$ đã đặt ra.

Tần số cắt chuẩn hóa được tính theo:

$$W_c = \frac{f_c}{f_s / 2} = \frac{200}{35511 / 2} = 0,01127 \quad (3.2)$$

Các thành phần nằm trong dải chắn sẽ bị suy giảm theo yêu cầu R_s , trong khi vùng chuyển tiếp được xác định bởi đặc tính của bộ lọc. Sẽ bị suy giảm biên độ xuống còn tối đa 1% so với biên độ trong dải thông, tương đương suy giảm công suất ít nhất 10^4 lần. Đây chính là tiêu chí định lượng để đánh giá hiệu quả lọc bỏ các thành phần nhiễu tần số cao trong tín hiệu thu thập từ phần cứng ở các chương sau.

Độ suy hao dải chắn $R_s = 40 \text{ dB}$ được hiểu theo thang decibel như sau:

$R_s = -20 \log_{10}(G_{stop})$, suy ra biên độ đáp ứng trong dải chắn thỏa:

$$G_{stop} \leq 10^{-R_s/20} = 10^{-2} = 0,01 \quad (3.3)$$

Sau quá trình tổng hợp, bộ lọc số có dạng hàm truyền theo phương trình 2.1:

$$H(z) = \frac{Y(z)}{X(z)} = \frac{B(z)}{A(z)}$$

Trong đó:

$$B(z) = b_0 + b_1 z^{-1} + b_2 z^{-2} + \dots + b_N z^{-N}$$

$$A(z) = 1 + a_1 z^{-1} + a_2 z^{-2} + \dots + a_N z^{-N}$$

Với bộ ba thông số (N, R_p, R_s) và tần số cắt chuẩn hóa W_c , hàm tổng hợp bộ lọc Elliptic trong MATLAB xác định đầy đủ các hệ số ϵ, ξ của công thức đáp ứng biên độ của bộ lọc và trả về trực tiếp các hệ số đa thức b_i, a_i của $H(z)$, cũng như bộ hệ số $b_0^k, b_1^k, b_2^k, a_1^k, a_2^k$ của $H_1(z), H_2(z)$ sau khi phân tích SOS.

3.2.2. Đáp ứng tần số và phân tích pole – zero

Đáp ứng tần số của bộ lọc số được xác định bằng phương trình 2.4:


$$H(e^{j\omega}) = \frac{Y(e^{j\omega})}{X(e^{j\omega})} = \frac{B(e^{j\omega})}{A(e^{j\omega})}$$

Biên độ $|H(e^{j\omega})|$ cho biết mức độ khuếch đại, suy giảm của bộ lọc tại từng tần số, dùng để kiểm tra trực tiếp việc đáp ứng thiết kế có đạt các tiêu chí R_p, R_s và ω_c đã đặt ra ở mục 3.2.1 hay không.

Bên cạnh đáp ứng biên độ, vị trí các điểm cực và điểm không của $H(z)$ trên mặt phẳng z cần được khảo sát để đánh giá tính ổn định của bộ lọc. Điều kiện cần và đủ để hệ thống IIR nhân quả ổn định là toàn bộ các điểm cực phải nằm trong vòng tròn đơn vị, tức là thỏa điều kiện phương trình 2.8:

$$|z_p| < 1$$

Hình 3.2 minh họa đáp ứng biên độ $|H(e^{j\omega})|$ của bộ lọc Elliptic đã thiết kế, thể hiện rõ vùng gợn sóng dải thông trong khoảng 0,1 dB và độ suy hao đạt 40 dB tại biên dải chặn.



Hình 3.2: Đáp ứng biên độ của bộ lọc Elliptic ($N = 4$).

Quan sát đồ thị cho thấy đáp ứng biên độ thỏa mãn đầy đủ các tiêu chí kỹ thuật đã đặt ra: Trong dải thông $f < f_c = 200 \text{ Hz}$, đáp ứng biên độ dao động trong khoảng $[-0,1; 0] \text{ dB}$, tức không vượt quá độ gợn cho phép $R_p = 0.1 \text{ dB}$. Đặc tính gợn sóng đều trong dải thông là đặc trưng nhận dạng của bộ lọc Elliptic, phân biệt với bộ lọc Butterworth (đáp ứng phẳng tuyệt đối) và Chebyshev loại I (gợn sóng đơn điệu).

Trong dải chặn $f > f_c$, độ suy hao đạt và vượt ngưỡng $R_s = 40 \text{ dB}$ trên toàn bộ dải tần khảo sát. Tương tự dải thông, đáp ứng trong dải chặn cũng thể hiện đặc tính gợn sóng đều đường cong dao động quanh mức -40 dB thay vì suy giảm đơn điệu, đây là đặc trưng riêng của bộ lọc Elliptic so với Chebyshev loại II (dải chặn phẳng).


Đặc biệt, tại hai tần số $\sim 413 \text{ Hz}$ và $\sim 943 \text{ Hz}$ (đánh dấu bằng ký hiệu ▼ trên đồ thị), đáp ứng biên độ xuống rất sâu, tiệm cận $-\infty \text{ dB}$ trên thang logarit. Đây là vị trí hai cặp điểm zero nằm chính xác trên vòng tròn đơn vị $|z_p|=1$, tạo ra suy hao vô hạn lý thuyết tại các tần số tương ứng. Chính cơ chế này tạo ra vùng chuyển tiếp dốc đặc trưng của bộ lọc Elliptic: chỉ cần bậc 4, bộ lọc đã đạt độ dốc chuyển tiếp mà Butterworth hay Chebyshev cùng bậc không thể đạt được.

Bảng 3.2: Phạm vi hoạt động của bộ lọc theo từng vùng tần số.

Vùng tần số (Hz)	Mức suy hao	Đánh giá	Ghi chú
0 – 200 (dải thông)	$\sim 0 \text{ dB}$ ($\leq 0,1 \text{ dB}$)	Yếu gần như không suy hao	Tín hiệu mong muốn đi qua gần nguyên vẹn
200 – 280 (vùng chuyển tiếp)	$0 \rightarrow \sim 25 \text{ dB}$	Tăng nhanh	Vùng dốc nhất, đặc trưng cho bậc lọc thấp nhưng độ dốc cao
413 (zero 1)	$\rightarrow -\infty \text{ dB}$ (lý thuyết)	Rất mạnh	Suy hao cực đại tại điểm zero

700 – 943 → zero 2	$\sim -45 \rightarrow -\infty \text{ dB}$	Mạnh	Lặp lại cơ chế suy hao sâu lần 2
$943 - \frac{f_s}{2}$ (còn lại dải chắn)	ổn định quanh -40 đến -41 dB	Vừa, ổn định	Đáp ứng đúng $R_s \geq 40 \text{ dB}$, không dư thừa

Hình 3.3 trình bày biểu đồ pole-zero của $H(z)$, trong đó toàn bộ các điểm cực đều nằm trong vòng tròn đơn vị, khẳng định bộ lọc ổn định trước khi tiến hành lượng tử hóa.



Hình 3.3: Biểu đồ pole-zero của $H(z)$.

Thỏa mãn điều kiện ổn định $|z_p| < 1$, khẳng định bộ lọc ổn định trước khi tiến hành lượng tử hóa hệ số. Đáng chú ý, cả 4 điểm cực đều nằm rất gần vòng tròn đơn vị (khoảng cách từ 0,0075 đến 0,0235) và 4 điểm zero nằm chính xác trên vòng tròn đơn vị $|z_p| = 1$. Sự phân bố này là đặc trưng của bộ lọc Elliptic tần số cắt thấp $W_c \approx 0,01127$: toàn bộ cực và zero tập trung trong một vùng hẹp gần điểm

$(1,0)$, tương ứng với vùng tần số thấp trên trục tần số số. Chính vì các điểm cực nằm rất gần vòng tròn đơn vị, sai số lượng tử hóa hệ số a_1^k, a_2^k có thể làm cực dịch chuyển ra ngoài vòng tròn đơn vị và gây mất ổn định. Đây là lý do việc lựa chọn định dạng Q2.28 với độ phân giải 2^{-28} ở mục 3.2.3 đóng vai trò quan trọng trong việc đảm bảo tính ổn định của bộ lọc khi triển khai trên FPGA.

Với bộ lọc Elliptic, do các điểm cực thường nằm khá gần vòng tròn đơn vị (đặc trưng cho đáp ứng có độ dốc lớn và gợn sóng dải thông/dải chặn), việc khảo sát biểu đồ cực zero còn có ý nghĩa thực tiễn quan trọng: các cực gần vòng tròn đơn vị là nguyên nhân chính gây ra sai số khi lượng tử hóa hệ số ở mục 3.2.3, do sai số nhỏ trong hệ số a_1^k, a_2^k có thể làm cực dịch ra ngoài vòng tròn đơn vị và gây mất ổn định.

3.2.3. Lượng tử hóa hệ số và so sánh wordlength

Các hệ số $b_0^k, b_1^k, b_2^k, a_1^k, a_2^k$ thu được từ MATLAB ở dạng số thực dấu chấm động (double-precision 64-bit), không thể triển khai trực tiếp trên FPGA. Do đó, toàn bộ hệ số cần được chuyển sang dạng số dấu chấm tĩnh (fixed-point) trước khi đưa vào module Verilog. Phép lượng tử hóa được thực hiện theo công thức:

$$X_Q = \text{round}(X \times 2^{28}) \quad (3.4)$$

Trong đó X là hệ số dấu chấm động gốc và X_Q là giá trị số nguyên có dấu được lưu trữ dưới dạng hằng số 32-bit trong Verilog. Định dạng Q2.28 được lựa chọn dựa trên hai cân nhắc sau.

Về dải biểu diễn: phần nguyên 2 bit bao gồm bit dấu cho phép biểu diễn giá trị trong khoảng $[-2; 2)$. Kiểm tra hệ số SOS thực tế cho thấy hệ số a_1 của khâu H_2 xấp xỉ -1.9947 vượt ra ngoài dải $[-1; 1)$ của định dạng Q1.14, do đó Q1.14 không đủ dải biểu diễn. Định dạng Q2.28 vừa bao phủ được toàn bộ giá trị hệ số thực tế, vừa phù hợp với độ rộng thanh ghi 32-bit và khối nhân DSPs trên kiến trúc Zynq XC7Z010.

Về độ chính xác: độ phân giải của Q2.28 là $2^{-28} \approx 3,7 \times 10^{-9}$. Yêu cầu độ chính xác cao là đặc biệt quan trọng với bộ lọc Elliptic vì các điểm cực nằm rất gần vòng tròn đơn vị ($|z_p| = 0,9765$ và $0,9925$) — sai số nhỏ trong hệ số a_1^k, a_2^k có thể làm cực dịch ra ngoài vòng tròn đơn vị và gây mất ổn định.

Từ các thông số thiết kế N, f_s, f_c, R_p, R_s , hệ số bộ lọc số được xác định qua bốn bước liên tiếp.

Bước 1: Tổng hợp bộ lọc nguyên mẫu analog Elliptic

Từ bộ ba thông số $N = 4, R_p = 0,1 \text{ dB}, R_s = 40 \text{ dB}$, thuật toán tổng hợp Elliptic xác định vị trí các cực s_k và zero $s_{z,k}$ của bộ lọc thông thấp nguyên mẫu chuẩn hóa $\Omega_c = 1 \text{ rad/s}$ trong miền Laplace. Quá trình này yêu cầu giải bài toán xấp xỉ hàm hữu tỉ elliptic - không có công thức đóng, thực hiện bằng phương pháp số thông qua hàm ellip trong MATLAB.

Bước 2: Hiệu chỉnh tần số cắt

Biến đổi song tuyến tính ở Bước 3 gây ra hiện tượng méo tần số, khiến tần số cắt sau khi chuyển sang miền z bị lệch khỏi giá trị thiết kế. Để bù lại, tần số cắt analog ω_c được hiệu chỉnh trước:

$$\omega_c = 2f_s \tan\left(\frac{\pi f_c}{f_s}\right) \omega_c = 2 \times 35511 \times \tan\left(\frac{\pi \times 200}{35511}\right) \approx 1260,6 \text{ rad/s} \quad (3.5)$$

Các cực và zero của bộ lọc nguyên mẫu được nhân với ω_c để đưa về đúng tần số cắt thiết kế

$$s_k^{\text{new}} = \omega_c \cdot s_k \quad (3.6)$$

Bước 3: Biến đổi song tuyến tính (Bilinear Transform)

Mỗi cực s_k trong miền s được ánh xạ sang miền z theo công thức:

$$z_k = \frac{1 + s_k / (2f_s)}{1 - s_k / (2f_s)} \quad (3.7)$$

Sau bước này thu được 4 cực phức $z_{p,k}$ và 4 zero phức $z_{z,k}$ trong miền z , xuất hiện thành từng cặp liên hợp do hệ số bộ lọc là số thực.

Bước 4: Khai triển đa thức thành khâu biquad

Mỗi cặp cực liên hợp $(z_{p,k}, z_{p,k}^*)$ được nhân lại thành đa thức bậc hai với hệ số thực:

$$(z - z_{p,k})(z - z_{p,k}^*) = z^2 - 2\text{Re}(z_{p,k}) \cdot z + |z_{p,k}|^2 \quad (3.8)$$

Suy ra hệ số mẫu số của mỗi biquad:

$$a_1^k = -2\text{Re}(z_{p,k}), a_2^k = |z_{p,k}|^2 \quad (3.9)$$

Tương tự với tử số từ cặp zero $(z_{z,k}, z_{z,k}^*)$:

$$b_1^k = -2\text{Re}(z_{z,k}), b_2^k = |z_{z,k}|^2 \quad (3.10)$$

Để kiểm chứng quy trình, phần này trình bày tính toán cụ thể hệ số a_1^1, a_2^1 từ cặp cực của khâu H_1 . Sau khi thực hiện Bước 1, 2, 3, MATLAB xác định cặp cực khâu H_1 trong miền z là:

$$z_{1,2} = 0,97628 \pm j0,01874$$

Áp dụng Bước 4:

$$a_1^1 = -2 \times 0,97628 = -1,95256$$

$$a_2^1 = 0,97628^2 + 0,01874^2 = 0,95312 + 0,000351 = 0,95347$$

Vậy mẫu số của H_1 là: $1 + a_1^1 z^{-1} + a_2^1 z^{-2} = 1 - 1,95256z^{-1} + 0,95347z^{-2}$

Kết quả khớp với hệ số MATLAB xuất ra, khẳng định quy trình 4 bước là cơ sở lý thuyết của các giá trị hệ số trong bảng 3.3. Vị trí đầy đủ của cực và zero 2 biquad được tổng hợp trong bảng 3.3:

Bảng 3.3: Vị trí cực và zero của 2 biquad.

Tầng	Vị trí	Phần thực	Phần ảo	Độ lớn
H1	Zero $z_{1,2}$	0,98611	$\pm 0,16607$	1,00000
H1	Cực $p_{1,2}$	0,97628	$\pm 0,01874$	0,97646
H2	Zero $z_{3,4}$	0,99733	$\pm 0,07303$	1,00000
H2	Cực $p_{3,4}$	0,99174	$\pm 0,03919$	0,99251

Minh họa lượng tử hóa cho hệ số a_1^1, a_2^1 của khâu H_1 :

$$a_{1Q}^1 = \text{round}(-1,95256 \times 2^{28}) = \text{round}(-1,95256 \times 268435456) = -524137658$$

$$a_{2Q}^1 = \text{round}(0,95347 \times 268435456) = 255947430$$

Toàn bộ hệ số Q2.28 của hai khâu được tổng hợp trong bảng 3.4:

Bảng 3.4: Hệ số Q2.28 của 2 biquad.

Tầng	b_0^k	b_1^k	b_2^k	a_1^k	a_2^k
H ₁	2622382	-5171937	2622382	-524137658	255947430
H ₂	268435456	-535 437421	268435456	-532435895	264431082

Sau quá trình lượng tử hóa, các hệ số bộ lọc được chuyển sang dạng số cố định Q2.28 để phù hợp với quá trình xử lý số trên FPGA. Định dạng này giúp giảm sai số lượng tử trong khi vẫn đảm bảo tài nguyên phần cứng hợp lý. Các hệ số sau lượng tử hóa sẽ được sử dụng cho quá trình triển khai các khối lọc IIR biquad ở phần tiếp theo.

3.2.4. Kiểm chứng bộ lọc bằng MATLAB

Trước khi triển khai trên FPGA, bộ lọc được kiểm chứng bằng mô phỏng trên MATLAB nhằm xác nhận hai khía cạnh: đáp ứng lọc đúng theo thiết kế lý thuyết,


và việc lượng tử hóa hệ số Q2.28 không làm suy giảm đáng kể chất lượng lọc so với hệ số dấu chấm động.

Tín hiệu kiểm tra được tạo bằng cách tổng hợp ba thành phần tần số:

- 50 Hz đại diện cho thành phần tín hiệu nằm trong dải thông, cần được giữ lại với suy giảm không vượt quá $R_p = 0,1 \text{ dB}$.
- 2 kHz và 3 kHz đại diện cho các thành phần nhiễu nằm trong dải chắn, cần bị suy giảm tối thiểu $R_s = 40 \text{ dB}$.

Phổ tần số của tín hiệu được phân tích bằng biến đổi Fourier nhanh (FFT) trước và sau khi đi qua bộ lọc. So sánh phổ trước và sau cho phép quan sát trực tiếp: thành phần 50 Hz được bảo toàn biên độ, trong khi các thành phần 2 kHz và 3 kHz bị triệt tiêu xuống dưới ngưỡng -40 dB so với mức ban đầu.

Hình 3.4 trình bày phổ FFT của tín hiệu trước và sau khi lọc, cho thấy rõ hiệu quả loại bỏ các thành phần 2 kHz và 3 kHz trong khi thành phần 50 Hz được giữ nguyên.



Hình 3.4: Phổ của tín hiệu trước và sau khi lọc.

Tiếp theo, đáp ứng của bộ lọc với hệ số dấu chấm động được so sánh với đáp ứng của bộ lọc dùng hệ số đã lượng tử hóa Q2.28 (mô phỏng số học nguyên trên MATLAB), trên cùng tín hiệu đầu vào. Sai khác giữa hai tín hiệu đầu ra thể hiện qua dạng sóng theo thời gian hoặc phổ FFT phản ánh sai số do lượng tử hóa gây ra. Kết quả so sánh này là cơ sở để khẳng định định dạng Q2.28 đảm bảo độ chính xác cần thiết trước khi tiến hành hiện thực trên Verilog ở mục 3.3.

3.3. HIỆN THỰC BỘ LỌC TRÊN FPGA


3.3.1. Direct Form I biquad đơn

3.3.1.1. Cấu trúc và hiện thực Verilog

Bộ lọc biquad DF-I bậc 2 được hiện thực gồm hai module Verilog: module filter_block_df1 đóng vai trò wrapper xử lý giao tiếp dữ liệu vào/ra với hệ thống, và module biquad_df1 chứa toàn bộ logic tính toán lọc cốt lõi theo phương trình sai phân 2.3:

$$y[n] = b_0x[n] + b_1x[n-1] + b_2x[n-2] - a_1y[n-1] - a_2y[n-2]$$

Cấu trúc DF-I giữ nguyên hai nhánh hồi tiếp và feedforward riêng biệt, lưu trữ qua bốn thanh ghi trạng thái 52-bit signed (xz1, xz2, yz1, yz2). Toàn bộ tính toán sử dụng định dạng Q2.28 với FRAC = 28 bit phần thập phân. Bộ tích lũy sum được mở rộng lên 84-bit signed để tránh tràn số khi cộng 5 tích có độ rộng lên tới (52 + 32) bit. Hệ số bộ lọc được lưu dạng 32-bit signed định dạng Q2.28, với dấu trừ tương minh trong biểu thức sum để đúng với phương trình DF-I.



Hình 3.5: Sơ đồ khối của bộ lọc Direct Form I biquad đơn.

3.3.1.2. Luồng xử lý tín hiệu


Tín hiệu ADC 12-bit không dấu được trừ offset 2048 để đưa về miền có dấu $[-2048; 2047]$, sau đó dịch trái 28 bit để chuyển sang định dạng Q2.28 lưu trong thanh ghi 52-bit. Sau khi lọc, kết quả được dịch phải 28 bit để khôi phục miền nguyên, cộng lại offset 2048 rồi clamp về $[0; 4095]$ trước khi xuất ra 12-bit. Bước xử lý offset DC chỉ thực hiện một lần ở đầu và cuối, không can thiệp vào tính toán bên trong biquad. Cơ chế warmup dùng bộ đếm 9-bit giữ đầu ra cố định ở 2048 trong 256 mẫu đầu tiên để tránh nhiễu transient khi bộ lọc khởi động.

3.3.1.3. Lưu đồ giải thuật

Lưu đồ giải thuật của bộ lọc Direct Form I biquad đơn mô tả quá trình xử lý một mẫu tín hiệu ADC qua một khâu lọc bậc hai. Ban đầu, hệ thống kiểm tra tín hiệu reset để đưa các thanh ghi trạng thái về giá trị ban đầu. Khi có tín hiệu enable, dữ liệu ADC 12-bit không dấu được trừ offset 2048 để chuyển về miền tín hiệu có dấu, sau đó dịch trái 28 bit để đưa sang định dạng fixed-point Q2.28.

Sau khi dữ liệu đầu vào đã được chuẩn hóa, khối biquad thực hiện tính toán theo phương trình sai phân của cấu trúc DF-I. Các mẫu trễ đầu vào $x[n-1]$, $x[n-2]$ và mẫu trễ đầu ra $y[n-1]$, $y[n-2]$ được lấy từ các thanh ghi trạng thái. Bộ lọc lần lượt nhân các mẫu này với các hệ số b_0 , b_1 , b_2 , a_1 , a_2 , sau đó cộng/trừ các tích lại trong bộ tích lũy mở rộng để tạo ra giá trị đầu ra $y[n]$. Kết quả sau lọc được dịch phải 28 bit để đưa về miền số nguyên, cộng lại offset 2048 và giới hạn trong khoảng 0 đến 4095 trước khi xuất ra ngõ ra 12-bit.

Trong 256 mẫu đầu tiên, cơ chế warmup giữ đầu ra ở mức trung bình 2048 nhằm giảm ảnh hưởng của quá trình quá độ khi bộ lọc mới khởi động. Cuối cùng, các thanh ghi trạng thái được cập nhật để phục vụ cho mẫu tiếp theo. Lưu đồ giải thuật của bộ lọc Direct Form I biquad đơn được trình bày trong hình 3.6 dưới đây:



Hình 3.6: Lưu đồ thuật toán của bộ lọc Direct Form I biquad đơn.

3.3.1.4. Hệ số bộ lọc

Hệ số elliptic bậc 2 được tính toán cho $f_c = 200 \text{ Hz}$, $f_s = 35\,511 \text{ Hz}$ và lượng tử hóa sang định dạng Q28 được trình bày trong bảng 3.5. Tính đối xứng $b_0 = b_2$ xác nhận đây là bộ lọc có pha tuyến tính từng phần, phù hợp với cấu trúc elliptic bậc 2.


Bảng 3.5: Hệ số bộ lọc elliptic bậc 2 lượng tử hóa Q2.28.

Hệ số	Giá trị nguyên (Q2.28)	Giá trị thực
b_0	+ 2 838 627	+ 0,010575
b_1	- 4 619 415	-0,017209
b_2	+ 2 838 627	+0,010575
a_1	- 514 298 356	-1,915911
a_2	+ 246 932 988	+0,919897

3.3.2. Direct Form I Cascade (bậc 4)

3.3.2.1. Cấu trúc và hiện thực Verilog

Bộ lọc elliptic bậc 4 được hiện thực bằng cách ghép nối tiếp hai biquad DF-I bậc 2 trong module `filter_block_df1_cascade`, với hàm truyền tổng thể $H(z) = H_1(z) \times H_2(z)$. Mỗi biquad xử lý một cặp cực-zero của hàm truyền tổng thể, duy trì bốn thanh ghi trạng thái 52-bit ($xz1$, $xz2$, $yz1$, $yz2$) độc lập, tổng cộng 8 thanh ghi trạng thái cho toàn bộ bộ lọc bậc 4. Hai stage chia sẻ cùng tín hiệu clk và enable, đảm bảo đồng bộ hoàn toàn.



Hình 3.7: Sơ đồ khối của bộ lọc Direct Form I cascade.


Để đáp ứng yêu cầu timing ở tần số clock 50 MHz, một thanh ghi pipeline 52-bit được chèn giữa đầu ra Stage 1 và đầu vào Stage 2. Thanh ghi này chốt `s1_out_q28` tại mỗi cạnh lên clock khi `enable = 1`, cắt đứt đường dữ liệu tổ hợp liên tục giữa hai stage và cho phép Vivado tối ưu hóa từng stage độc lập. Hệ quả là Stage 2 xử lý mẫu trễ hơn Stage 1 một chu kỳ clock, tuy nhiên với chu kỳ lấy mẫu $\sim 35 \mu s$, độ trễ $20 ns$ này hoàn toàn không đáng kể.

3.3.2.2. Luồng xử lý tín hiệu

Tín hiệu ADC 12-bit được trừ offset 2048, dịch trái 28 bit sang Q2.28 rồi đưa vào Stage 1. Đầu ra Stage 1 được chốt qua pipeline register trước khi đưa vào Stage 2. Đầu ra Stage 2 được dịch phải 28 bit, cộng lại offset 2048 và clamp về $[0, 4095]$ trước khi xuất ra 12-bit. Bước xử lý offset DC và clamp chỉ thực hiện một lần ở đầu và cuối pipeline, không can thiệp vào tính toán bên trong từng biquad. Cơ chế warmup 256 mẫu giữ đầu ra cố định ở 2048 trước khi kích hoạt `data_out`.

3.3.2.3. Lưu đồ giải thuật

Cấu trúc Direct Form I Cascade được xây dựng từ hai khối biquad bậc hai mắc nối tiếp nhằm hiện thực bộ lọc Elliptic bậc 4. Việc phân chia thành hai stage giúp cải thiện độ ổn định số và giảm ảnh hưởng của sai số lượng tử hóa khi triển khai trên FPGA. Trình tự xử lý tín hiệu của cấu trúc này được mô tả trong lưu đồ giải thuật ở hình 3.8 dưới đây:



Hình 3.8: Lưu đồ thuật toán của bộ lọc Direct Form I cascade.

Lưu đồ giải thuật của bộ lọc Direct Form I Cascade mô tả quá trình xử lý tín hiệu qua hai khâu biquad DF-I mắc nối tiếp để tạo thành bộ lọc Elliptic bậc 4. Khi hệ thống bắt đầu, các thanh ghi trạng thái của cả hai stage và thanh ghi pipeline được khởi tạo. Khi có tín hiệu enable, mẫu ADC 12-bit được trừ offset 2048, sau đó dịch trái 28 bit để chuyển sang định dạng Q2.28 và đưa vào Stage 1.

Ở Stage 1, dữ liệu được xử lý theo cấu trúc Direct Form I với các thanh ghi trễ riêng cho đầu vào và đầu ra. Kết quả đầu ra của Stage 1 chưa xuất ra ngoài mà được chốt qua một thanh ghi pipeline 52-bit. Thanh ghi này giúp tách đường dữ liệu giữa hai stage, giảm độ dài đường tổ hợp và hỗ trợ thiết kế đạt timing ở tần số clock 50 MHz.

Sau đó, dữ liệu từ thanh ghi pipeline được đưa vào Stage 2 để tiếp tục lọc. Stage 2 cũng thực hiện các phép nhân – cộng theo phương trình sai phân DF-I với bộ hệ số riêng. Đầu ra cuối cùng của Stage 2 được dịch phải 28 bit, cộng lại offset 2048 và giới hạn trong dải 0 đến 4095 trước khi xuất ra ngoài. Tương tự DF1 biquad đơn, hệ thống giữ đầu ra ở mức 2048 trong 256 mẫu đầu tiên để tránh nhiễu quá độ khi khởi động.

3.3.2.4. Hệ số bộ lọc

Hệ số được tính toán từ hàm truyền elliptic bậc 4 phân tách thành SOS (Second-Order Sections) bằng scipy. Stage 1 mang cặp zero gần dải chặn với gain thấp, trong khi Stage 2 mang gain chính ($\sim 1,0$) với đặc tính thông thấp mượt hơn. Toàn bộ hệ số được lượng tử hóa sang Q2.28:

Bảng 3.6: Hệ số bộ lọc elliptic bậc 4 cascade sau khi lượng tử hóa Q2.28.

Hệ số	Stage	Giá trị nguyên (Q2.28)	Giá trị thực
b_0^1	1	+2 622 382	+0,009808
b_1^1	1	-5 171 937	-0,019267
b_2^1	1	+2 622 382	+0,009808
a_1^1	1	-524 137 658	-1,952565
a_2^1	1	+255 947 430	+0,953478
b_0^2	2	+268 435 456	+1,000000
b_1^2	2	-535 437 421	-1,994660
b_2^2	2	+268 435 456	+1,000000
a_1^2	2	-532 435 895	-1,983478
a_2^2	2	+264 431 082	+0,985083

Đáng chú ý, hệ số b_0 của Stage 2 xấp xỉ $2^{28} = 268\,435\,456$, tương ứng giá trị thực $\sim 1,0$, cho thấy Stage 2 gần như là bộ lọc all-pole đảm nhận phần đặc tuyến thông thấp chính. Stage 1 với gain b_0 thấp hơn nhiều ($\sim 0,0098$) chịu trách nhiệm tạo các zero chặn ở tần số cao.

3.3.3. Transposed Direct Form II Cascade (bậc 4)


3.3.3.1. Cấu trúc và hiện thực Verilog

Transposed Direct Form II (TDF-II) là cấu trúc thay thế cho DF-I, trong đó hai nhánh hồi tiếp và nhánh tiến được gộp chung vào một delay line duy nhất. Thay vì bốn thanh ghi trạng thái như DF-I, TDF-II chỉ cần hai thanh ghi $d1$ và $d2$ mỗi biquad dựa theo phương trình 2.9:

$$\begin{aligned}
y[n] &= b_0x[n] + d_1[n-1] \\
d_1[n] &= b_1x[n] + d_1[n-1] - a_1y[n] \\
d_2[n] &= b_2x[n] - a_2y[n]
\end{aligned}$$

Cấu trúc transposed giúp tránh vòng lặp tổ hợp vốn xuất hiện trong DF-II trực tiếp khi hiện thực đồng bộ. Module biquad_tdf2 sử dụng thanh ghi d1, d2 có độ rộng 84-bit để tích lũy kết quả toàn độ chính xác. Trong mỗi chu kỳ clock, y được tính tổ hợp từ d1 và tích $b_0 \cdot x$ rồi dịch phải 28 bit, sau đó d1 và d2 được cập nhật vào cạnh lên clock. Cách tổ chức này tránh được feedback trực tiếp qua phép nhân như DF-I, giúp đường dữ liệu tổ hợp ngắn hơn.

Module filter_block_tdf2_cascade khởi tạo hai instance biquad_tdf2 nối tiếp nhau. Tương tự DF-I Cascade, một thanh ghi pipeline 52-bit được chèn giữa Stage 1 và Stage 2 để đảm bảo timing 50 MHz, chốt s1_out_q28 trước khi đưa vào x_in_q28 của Stage 2.



Hình 3.9: Sơ đồ khối của bộ lọc Transposed Direct Form II cascade.

3.3.3.2. Luồng xử lý dữ liệu

Luồng xử lý đầu vào/đầu ra, cơ chế offset DC, clamp và warmup hoàn toàn giống với DF-I Cascade. Điểm khác biệt duy nhất nằm ở cấu trúc tính toán bên trong mỗi biquad: TDF-II tính y trước từ accumulator d1, rồi mới cập nhật d1 và d2 dựa trên y vừa tính, trong khi DF-I tính đồng thời tất cả tích rồi mới cộng tổng.


3.3.3.3. Lưu đồ giải thuật

Lưu đồ giải thuật của bộ lọc Transposed Direct Form II Cascade mô tả quá trình xử lý tín hiệu qua hai khâu biquad TDF-II mắc nối tiếp. Tương tự DF-I

Cascade, hệ thống bắt đầu bằng việc reset các thanh ghi trạng thái d1, d2 của từng stage, thanh ghi pipeline và các thanh ghi đầu ra. Khi enable được kích hoạt, mẫu ADC 12-bit được trừ offset 2048 và dịch trái 28 bit để chuyển sang định dạng Q2.28.

Tại mỗi biquad TDF-II, quá trình tính toán khác với DF-I. Bộ lọc trước hết tính đầu ra $y[n]$ từ tích $b_0x[n]$ cộng với trạng thái d1 trước đó. Sau khi có $y[n]$, hai trạng thái nội bộ d1 và d2 mới được cập nhật theo các biểu thức có chứa $b_1x[n], b_2x[n], a_1y[n]$ và $a_2y[n]$. Như vậy, thay vì lưu riêng các mẫu trễ đầu vào và đầu ra như DF-I, cấu trúc TDF-II chỉ sử dụng hai thanh ghi trạng thái cho mỗi biquad.

Đầu ra của Stage 1 được chốt qua thanh ghi pipeline trước khi đưa vào Stage 2. Stage 2 tiếp tục xử lý theo cùng nguyên lý TDF-II. Sau khi hoàn tất lọc bậc 4, kết quả được dịch phải 28 bit, cộng lại offset 2048 và clamp về dải 12-bit trước khi xuất ra ngoài. Trong 256 mẫu đầu tiên, đầu ra vẫn được giữ ở mức 2048 để ổn định hệ thống. Toàn bộ quá trình xử lý dữ liệu của cấu trúc này được thể hiện trong lưu đồ giải thuật ở hình 3.10 dưới đây:



Hình 3.10: Lưu đồ thuật toán của bộ lọc Transposed Direct Form II cascade.

3.3.4. Saturation và xử lý Overflow

Trong hệ thống lọc số fixed-point, tràn số có thể xảy ra tại nhiều điểm trong đường dữ liệu: khi nhân hệ số với tín hiệu, khi cộng các tích trong bộ tích lũy, và khi chuyển đổi ngược về miền nguyên để xuất ra ADC. Thiết kế hiện tại xử lý từng rủi ro bằng cách chọn độ rộng bit phù hợp tại mỗi giai đoạn, kết hợp với bước clamp tại đầu ra cuối cùng.

Tại đầu vào, dữ liệu ADC 12-bit không dấu [0; 4095] được trừ offset 2048 trong thanh ghi 13-bit signed để tránh tràn, sau đó sign-extend lên 52-bit và dịch trái 28 bit tạo x_q28 định dạng Q2.28. Giá trị lớn nhất $|x_q28| = 2048 \times 2^{28}$ nằm trong tầm biểu diễn của 52-bit signed nên không xảy ra tràn tại bước này.

Rủi ro tràn lớn nhất nằm ở bộ tích lũy bên trong biquad, nơi 5 tích được cộng lại. Mỗi tích là kết quả nhân 52-bit $\times$ 32-bit, lý thuyết cần tối đa 84-bit để biểu diễn chính xác. Thiết kế chọn $ACC_W = 84$ -bit để cân bằng giữa an toàn và tài nguyên - với hệ số elliptic đã lượng tử hóa và tín hiệu đầu vào giới hạn [-2048; 2047], 84-bit đủ để không xảy ra tràn trong thực tế. Đối với TDF-II, thanh ghi trạng thái d1 và d2 cũng có độ rộng 84-bit vì chúng tích lũy giá trị ở miền chưa chuẩn hóa.

Tại đầu ra, sau khi dịch phải 28 bit và cộng lại offset 2048, phép clamp được thực hiện trên 64-bit signed để đảm bảo đầu ra luôn nằm trong [0, 4095] bất kể tín hiệu có bị khuếch đại tạm thời trong quá trình lọc hay không. Thay vì dùng wraparound - vốn gây méo nghiêm trọng - bộ lọc giữ nguyên giá trị biên, tương đương saturation arithmetic.

3.3.5. Pipeline và Timing

Toàn bộ hệ thống lọc hoạt động theo mô hình single-clock synchronous: chỉ có một miền clock duy nhất và tất cả thanh ghi trạng thái cập nhật đồng thời tại cạnh lên của clk khi enable = 1. Tín hiệu enable được điều khiển bởi module ADC, kích hoạt đúng một chu kỳ clock cho mỗi mẫu mới - hoạt động theo kiểu pulse, không phải liên tục. Khi enable = 0, tất cả thanh ghi giữ nguyên giá trị, đầu ra y_out_q28 vẫn hợp lệ từ chu kỳ trước. Riêng với các cấu trúc cascade bậc 4, một thanh ghi

pipeline bổ sung được chèn giữa Stage 1 và Stage 2 để cắt đứt đường dữ liệu tổ hợp liên tục, đảm bảo timing ở tần số clock 50 MHz.


Trong một chu kỳ clock khi enable = 1, toàn bộ chuỗi tính toán phải hoàn thành trước cạnh lên tiếp theo: nhân hệ số → cộng tích lũy → dịch phải → cập nhật trạng thái. Critical path thường là chuỗi nhân 52×32-bit → cộng 5 tích 84-bit → dịch phải 28-bit, trong đó phép cộng qua carry-chain là yếu tố chính giới hạn Fmax. Vivado ánh xạ các phép nhân vào DSPs với độ trễ cố định khoảng 3–4 ns mỗi khối.

Latency của bộ lọc DF-I biquad đơn là 1 chu kỳ clock kể từ khi enable kích hoạt đến khi y_out_q28 hợp lệ. Với cấu trúc cascade hai stage có pipeline register, latency tổng là 2 chu kỳ clock: Stage 1 xử lý mẫu tại chu kỳ thứ nhất, pipeline register chốt kết quả, Stage 2 xử lý tại chu kỳ thứ hai. Với chu kỳ lấy mẫu ~35 μs, latency 2 chu kỳ clock (40 ns) là hoàn toàn không đáng kể. Kết quả tổng hợp thực tế về Fmax, DSPs, LUT và FF của ba cấu trúc được trình bày chi tiết trong Chương 4.

3.4. GIAO TIẾP ADC VÀ DAC

3.4.1. Thiết kế SPI Master trên FPGA


Khởi thu nhận tín hiệu analog được hiện thực bằng module adc_block, bao gồm ba module con: module cnt tạo clock SPI bằng cách chia tần số clock hệ thống, module spi_master thực hiện giao tiếp SPI với ADC MCP3208 và module ffd chốt dữ liệu 12-bit tại thời điểm chuyển đổi hoàn tất.



Hình 3.11: Sơ đồ RTL của khối adc_block.

Trong adc_block, clock SPI được tạo ra bằng cách chia clock hệ thống 50 MHz qua bộ đếm 32-bit, lấy bit thứ 5 của bộ đếm làm tín hiệu ADCclk. Cơ chế này tương đương chia tần số $2^6 = 64$ lần, tạo ra ADCclk có tần số $\frac{50 \text{ MHz}}{64} \approx 781,25 \text{ kHz}$. Đây cũng là clock SPI cấp trực tiếp cho spi_master hoạt động.

Module spi_master được hiện thực dưới dạng máy trạng thái (FSM) hoạt động trên cạnh xuống của ADCclk, bao gồm 9 trạng thái: S_START $\rightarrow$ S_SGL $\rightarrow$ S_D2 $\rightarrow$ S_D1 $\rightarrow$ S_D0 $\rightarrow$ S_WAIT $\rightarrow$ S_DATA $\rightarrow$ S_DONE $\rightarrow$ S_CSH. Hình 3.12 dưới đây trình bày sơ đồ FSM của khối module spi_master:



Hình 3.12: Sơ đồ máy trạng thái của khối module spi_master.

Tại S_START, tín hiệu CS (conv) được kéo xuống mức thấp để kích hoạt ADC và Start bit được phát ra. Các trạng thái S_SGL đến S_D0 lần lượt gửi bit cấu hình lên đường MOSI (ADC_in): SGL/DIFF = 1 chọn chế độ single-ended, và ba bit D2/D1/D0 xác định kênh CH0 (mã 000). Trạng thái S_WAIT bỏ qua hai chu kỳ don't-care và null bit theo chuẩn MCP3208. Từ trạng thái S_DATA, FSM đọc 12 bit kết quả chuyển đổi từ đường MISO (ADC_out) theo thứ tự MSB trước, lưu vào thanh ghi data_out[11:0]. Sau khi đọc xong, S_DONE phát tín hiệu done = 1, rồi S_CSH giữ CS = 1 ít nhất một chu kỳ SPI clock để đảm bảo thời gian tCSH tối thiểu 500 ns theo datasheet MCP3208. Tổng cộng mỗi lần chuyển đổi tiêu tốn 22

chu kỳ SPI clock, dẫn đến tần số lấy mẫu $f_s = \frac{781250}{22} \approx 35511 \text{ Hz}$.

3.4.2. Thu nhận dữ liệu từ ADC MCP3208

Sau khi spi_master hoàn thành một chu kỳ đọc và phát tín hiệu done_raw = 1, dữ liệu 12-bit cần được chuyển an toàn từ miền clock ADCclk sang miền clock hệ thống clk. Đây là bài toán Clock Domain Crossing (CDC) cần xử lý cẩn thận để tránh hiện tượng metastability.

Dữ liệu 12-bit được chốt trước bằng module ffd - một thanh ghi 12-bit có clock enable, hoạt động trên miền ADCclk. Khi done_raw = 1, ffd latch toàn bộ data_raw vào data_latched, đảm bảo bus dữ liệu ổn định trước khi được đọc sang miền clk.

Tín hiệu `done_raw` được đồng bộ hóa sang miền `clk` bằng chuỗi ba flip-flop nối tiếp (`done_ff1`, `done_ff2`, `done_ff3`), hoạt động trên cạnh lên của `clk`. Kỹ thuật này là chuỗi đồng bộ hóa 3-FF tiêu chuẩn cho CDC tín hiệu điều khiển, cho phép xác suất metastability giảm xuống mức chấp nhận được sau hai tầng flip-flop đầu. Tín hiệu `done_sync` sau đó được tạo ra bằng cách phát hiện cạnh lên của `done_ff2`:

```
assign done_sync = done_ff2 & ~done_ff3;
```

Tín hiệu `done_sync` là một xung rộng đúng một chu kỳ `clk`, xuất hiện mỗi khi ADC hoàn thành một lần chuyển đổi. Khi `done_sync = 1`, thanh ghi `adc_data_sync` chốt giá trị từ `data_latched` và cấp ngay vào đầu vào của bộ lọc IIR. Xung `done_sync` cũng đồng thời đóng vai trò tín hiệu `enable` cho bộ lọc, kích hoạt bộ lọc xử lý đúng một mẫu mới mỗi chu kỳ lấy mẫu $f_s \approx 35511 \text{ Hz}$.

3.4.3. Tạo tín hiệu kiểm tra bằng ESP32 và MCP4921

Để kiểm thử bộ lọc IIR trên FPGA trong điều kiện thực tế, hệ thống cần một tín hiệu analog đầu vào có các thành phần tần số đã biết trước. Do board EBAZ4205 không tích hợp DAC, tín hiệu kiểm tra được tạo bởi vi điều khiển ESP32 đóng vai trò tạo mẫu tín hiệu số và điều khiển giao tiếp SPI với DAC MCP4921. Thay vì tạo tín hiệu điện áp liên tục, ESP32 trực tiếp tính toán giá trị mã số 12-bit đưa vào DAC theo từng chu kỳ lấy mẫu.

Tín hiệu kiểm tra được xây dựng dưới dạng tổng của ba thành phần tần số:


$$y[n] = 2048 + 1241\sin(2\pi 50nT_s) + 443\sin(2\pi 2000nT_s) + 266\sin(2\pi 3000nT_s)$$

Trong đó:

- 2048 là giá trị DC offset, tương ứng điện áp trung tâm của DAC (xấp xỉ $1,65 \text{ V}$ với $V_{REF} = 3,3 \text{ V}$).
- Thành phần 50 Hz là tín hiệu mong muốn nằm trong dải thông của bộ lọc.
- Hai thành phần 2 kHz và 3 kHz được sử dụng để đánh giá khả năng suy giảm của bộ lọc trong vùng dải chặn.

Các hệ số biên độ được lựa chọn sao cho tổng tín hiệu luôn nằm trong khoảng mã ADC hợp lệ, tránh hiện tượng bão hòa: $0 \leq y[n] \leq 4095$. Tương ứng với tín hiệu analog sau DAC dao động trong khoảng xấp xỉ $0,15\text{ V}$ đến $3,15\text{ V}$, phù hợp với dải đo của ADC MCP3208. Sau khi tính toán, ESP32 đóng gói dữ liệu thành khung SPI 16-bit theo định dạng của MCP4921: 4 bit cấu hình điều khiển DAC và 12 bit dữ liệu mẫu.

Trong đó $y[n]$ là giá trị mẫu DAC 12-bit. MCP4921 nhận dữ liệu qua SPI Mode 0 và chuyển đổi thành tín hiệu analog. Tín hiệu analog này được đưa trực tiếp vào ADC MCP3208 để FPGA thực hiện quá trình lấy mẫu và xử lý lọc IIR. Chuỗi tín hiệu trong hệ thống thực nghiệm được tóm tắt như sau:



3.4.4. Đồng bộ tần số lấy mẫu

Trong hệ thống thực nghiệm, tần số lấy mẫu là yếu tố quan trọng vì bộ lọc Elliptic được thiết kế trên MATLAB dựa trên một giá trị tần số lấy mẫu cố định. Nếu tần số lấy mẫu thực tế của hệ thống phần cứng khác với giá trị khi thiết kế, toàn bộ đặc tính tần số của bộ lọc sẽ bị thay đổi, bao gồm vị trí tần số cắt, vùng chuyển tiếp và mức suy hao trong dải chắn.

Bộ lọc IIR được thiết kế với tần số lấy mẫu $f_s \approx 35511\text{ Hz}$ và tần số cắt $f_c = 200\text{ Hz}$. Do đó hệ thống phần cứng cần đảm bảo quá trình tạo tín hiệu từ ESP32, chuyển đổi ADC MCP3208 và xử lý trên FPGA hoạt động cùng một tốc độ lấy mẫu. Tần số lấy mẫu của hệ thống được quyết định bởi chu kỳ đọc ADC MCP3208 trên FPGA. Board EBAZ4205 sử dụng clock hệ thống $f_{clk} = 50\text{ MHz}$. FPGA tạo tín hiệu SPI clock cho ADC bằng bộ chia clock. Với bộ chia $N_{div} = 2^6 = 64$. Mỗi lần đọc ADC MCP3208 cần tổng cộng 22 chu kỳ SPI để hoàn thành quá trình truyền lệnh và nhận dữ liệu 12-bit. Vì vậy tốc độ lấy mẫu thực tế của ADC là:

$$f_s = \frac{f_{clk}}{N_{div} \times N_{SPI}} = \frac{50 \times 10^6}{64 \times 22} \approx 35511\text{ Hz} \quad (3.10)$$

Kết quả này trùng với giá trị (f_s) được sử dụng khi tổng hợp bộ lọc Elliptic trên MATLAB, đảm bảo đáp ứng tần số của bộ lọc trên FPGA tương ứng với thiết kế lý thuyết. Toàn bộ quá trình được hoàn thành trong một chu kỳ lấy mẫu (T_s), do đó hệ thống có thể xử lý tín hiệu theo thời gian thực mà không xảy ra hiện tượng mất mẫu hoặc thay đổi tốc độ lấy mẫu.

3.5. TRUYỀN DỮ LIỆU VÀ KIỂM THỬ

Sau khi tín hiệu được xử lý qua bộ lọc IIR trên FPGA, kết quả đầu ra cần được truyền về máy tính để đánh giá chất lượng lọc. Mục này trình bày module UART TX thực hiện việc truyền dữ liệu, quy trình kiểm thử bằng testbench Verilog trước khi nạp phần cứng, và phương pháp kiểm chứng kết quả bằng MATLAB.

3.5.1. Module UART TX và định dạng dữ liệu

Module UART TX được hiện thực trên FPGA với tốc độ truyền dữ liệu 921600 *baud*, sử dụng clock hệ thống. Bộ chia tốc độ baud được tính:

$$Baud_divider = \frac{f_{clk}}{baudrate} = \frac{50 \times 10^6}{921600} \approx 54 \quad (3.11)$$

Mỗi byte được truyền theo chuẩn UART không đồng bộ: 1 start bit (mức thấp), 8 bit dữ liệu (LSB trước), 1 stop bit (mức cao), tổng 10 bit/byte. Dữ liệu được truyền là giá trị sau khi bộ lọc IIR xử lý, cộng offset 2048 và giới hạn saturation 12-bit. Mỗi mẫu được đóng gói thành frame 2 byte:

Bảng 3.7: Cấu trúc frame truyền UART.

Byte	Nội dung	Giá trị
Byte 0	4 bit cao của dữ liệu (4 bit đệm 0 ở vị trí cao)	{4'b0000, data[11:8]}
Byte 1	8 bit thấp của dữ liệu	data[7:0]


Khoảng thời gian giữa hai lần truyền UART liên tiếp là $4 \times T_s \approx 112,64 \mu s$, lớn hơn nhiều so với thời gian cần để truyền một frame xấp xỉ $21,7 \mu s$, dư biên độ

khoảng $91 \mu s$. Nhờ đó module UART luôn hoàn thành việc truyền frame hiện tại trước khi mẫu kế tiếp cần gửi xuất hiện, đảm bảo không xảy ra hiện tượng tràn hoặc mất dữ liệu. Tốc độ dữ liệu thực tế gửi về máy tính là $\frac{f_s}{4} \approx 8877,75 Hz$, đủ để dựng lại dạng sóng và đánh giá chất lượng lọc thông qua phân tích SNR/MSE trên MATLAB.

```
uart_trigger = adc_done && (dec_cnt == 2'd0)
```

Phần mềm phía máy tính cần đảm bảo bắt đầu đọc đúng từ byte cao của một mẫu mới mỗi khi mở kết nối UART; việc xóa bộ đệm thu (reset_input_buffer) ngay sau khi mở cổng COM được dùng để hạn chế nguy cơ lệch khung dữ liệu khi bắt đầu phiên làm việc.

Module UART TX được điều khiển bởi FSM gồm các trạng thái:



Hình 3.13: Sơ đồ máy trạng thái của khối UART TX.

Module UART TX được điều khiển bởi FSM gồm các trạng thái: IDLE, SEND và WAIT. Ở trạng thái IDLE, module chờ tín hiệu `uart_trigger`. Khi có yêu cầu truyền, dữ liệu được nạp vào bộ đệm và chuyển sang trạng thái SEND. Trạng thái SEND tạo xung `tx_start_n` để kích hoạt module UART TX truyền byte hiện tại. Sau khi byte hoàn thành, FSM chuyển sang WAIT để kiểm tra trạng thái `tx_busy`

và tăng chỉ số byte. Khi đã truyền đủ hai byte dữ liệu, FSM quay lại trạng thái IDLE để chờ mẫu tiếp theo.

3.5.2. Kiểm chứng kết quả bằng MATLAB

Sau khi mô phỏng Verilog cho kết quả đúng trong Vivado Simulator, quá trình kiểm chứng được thực hiện bằng cách so sánh trực tiếp đầu ra RTL với đầu ra tính toán lý thuyết trên MATLAB. Quy trình kiểm chứng được tổ chức thành ba phần liên kết nhau: tổng hợp hệ số bộ lọc, tạo tín hiệu đầu vào, và thực hiện so sánh. Tín hiệu đầu vào được tổng hợp từ ba thành phần tần số với biên độ khác nhau:

$$x_{test}(t) = 0,999\sin(2\pi 50t) + 0,357\sin(2\pi 2000t) + 0,214\sin(2\pi 3000t)$$

Tín hiệu được dịch lên DC offset $V_{DC}=1.65$ V để nằm trong dải đo của ADC $V_{in}(t) = V_{DC} + x_{test}(t)$ Mã 12-bit nạp vào tương ứng được tính:

$$y[n] = \text{round}\left(\frac{V_{in}[n]}{V_{REF}} \times 4095\right) \quad (3.12)$$

Sau khi nạp bitstream và hệ thống hoạt động, dữ liệu $y_{out}[n]$ được thu thập về PC thông qua module CP2102 kết nối cổng COM. Chương trình Python đọc dữ liệu thô từ cổng COM, khôi phục giá trị 12 bit $y_{out}[n] = (\text{Byte1} \ll 4) | (\text{Byte2} \gg 4)$ và xuất dữ liệu ra file để MATLAB phân tích.


Quá trình kiểm chứng trong MATLAB, tín hiệu trước khi lọc được chuẩn hóa bằng cách trừ DC offset – tương ứng với thao tác trừ 2048 trong FPGA. Bộ lọc MATLAB được áp dụng bằng `sosfilt` với hệ số SOS. Gain tổng thể g của bộ lọc bậc 4 được dồn hoàn toàn vào Stage 1 $\text{sos}(1,1:3) = \text{sos}(1,1:3) \times g$. Đảm bảo Stage 2 có $b_0^2 = 1$ khớp với quy ước hệ số trong module Verilog. Đầu ra MATLAB được chuyển về miền ADC để so sánh trực tiếp với đầu ra RTL.

Kết quả kỳ vọng hai kiến trúc cascade bậc 4 DF1 và TDF2 cho đầu ra giống nhau do dùng chung bộ hệ số Q2.28, trong khi DF1 single biquad bậc 2 có đặc tính lọc khác vì chỉ dùng hệ số bậc 2 riêng. Và trình bày đồ thị so sánh dạng sóng theo

mẫu của ba kiến trúc, thể hiện mức độ khớp giữa kết quả RTL và tham chiếu MATLAB.

3.6. SƠ ĐỒ NGUYÊN LÝ PHẦN CỨNG

Hình 3.14 thể hiện sơ đồ nguyên lý kết nối toàn bộ hệ thống bộ lọc IIR trên FPGA. Sơ đồ minh họa chi tiết các khối phần cứng chính, bao gồm ESP32 tạo tín hiệu analog, DAC MCP4921 xuất tín hiệu, ADC MCP3208 chuyển đổi sang dữ liệu số, FPGA EBAZ4205 xử lý qua bộ lọc IIR, và cuối cùng dữ liệu được gửi ra PC qua module CP2102. Mỗi khối đều được nối với nguồn điện và GND chung để đảm bảo tín hiệu ổn định.



Hình 3.14: Sơ đồ nguyên lý phần cứng của hệ thống.

Các khối trong hệ thống sử dụng chung nguồn tham chiếu và đường mass GND nhằm đảm bảo mức logic tương thích giữa các linh kiện được thực hiện như sau:


- ESP32 – DAC MCP4921: giao tiếp SPI gồm các tín hiệu SCLK, SDI/DIN và CS.
- DAC MCP4921 – ADC MCP3208: tín hiệu analog từ chân VOUT của DAC được đưa vào kênh CH0 của ADC.
- ADC MCP3208 – FPGA EBAZ4205: truyền dữ liệu số qua giao tiếp SPI gồm SCLK, DIN, DOUT và CS.
- FPGA EBAZ4205 – CP2102: truyền dữ liệu đầu ra qua UART TX để giao tiếp với máy tính.

Tín hiệu đầu vào được tạo bởi vi điều khiển ESP32-WROOM-32 dưới dạng dữ liệu số. Dữ liệu này được truyền đến DAC MCP4921 thông qua giao tiếp SPI để chuyển đổi thành tín hiệu tương tự. Tín hiệu analog sau DAC được đưa vào ngõ vào CH0 của ADC MCP3208 rồi được truyền đến FPGA EBAZ4205 thông qua giao tiếp SPI. Trên FPGA, dữ liệu được xử lý bởi bộ lọc IIR Elliptic. Kết quả sau lọc được gửi từ FPGA thông qua giao tiếp UART đến module CP2102. Module CP2102 thực hiện chuyển đổi tín hiệu UART TTL sang giao tiếp USB, cho phép máy tính thu nhận dữ liệu và hiển thị dạng sóng bằng chương trình Python phục vụ quá trình đánh giá đáp ứng của bộ lọc.

CHƯƠNG 4: KẾT QUẢ VÀ ĐÁNH GIÁ

4.1. MÔ HÌNH PHẦN CỨNG

Nhóm đã hoàn thiện mô hình phần cứng phục vụ quá trình kiểm chứng bộ lọc IIR Elliptic được triển khai trên kit EBAZ4205. Hệ thống gồm các khối chính: vi điều khiển ESP32 tạo tín hiệu đầu vào, DAC MCP4921 thực hiện chuyển đổi tín hiệu số sang tương tự, ADC MCP3208 thu nhận và số hóa tín hiệu, FPGA thực hiện thuật toán lọc số và module FT232H đảm nhiệm giao tiếp UART với máy tính.




Hình 4.1: Mô hình phần cứng của hệ thống.

Hình 4.1 trình bày mô hình phần cứng thực tế của hệ thống sau khi lắp ráp. Các module được bố trí trên cùng một đế thử nghiệm nhằm đảm bảo kết nối ổn định giữa các khối xử lý. Mô hình hoàn chỉnh cho phép thực hiện kiểm chứng đặc tính bộ lọc trên tín hiệu thực tế, đánh giá sự sai khác giữa mô phỏng MATLAB và kết quả xử lý trên FPGA.

4.2. KẾT QUẢ KIỂM CHỨNG

4.2.1. Trường hợp 1: Tín hiệu đa tần 50 Hz, 2000 Hz, 3000 Hz


Trong trường hợp kiểm chứng thứ nhất, tín hiệu đầu vào gồm ba thành phần tần số 50 Hz, 2000 Hz và 3000 Hz được đưa qua bộ lọc IIR Elliptic. Kết quả được đánh giá theo hai hướng: so sánh dạng sóng thời gian giữa MATLAB và Verilog, sau đó kiểm tra phổ tần số của tín hiệu đầu vào và đầu ra.



Hình 4.2: Tín hiệu đa tần ngõ vào.


4.2.2.1. DF1 biquad đơn

Đầu tiên, bộ lọc được kiểm chứng với cấu trúc Direct Form I biquad đơn. Đây là cấu trúc bậc hai cơ bản, được hiện thực trực tiếp từ phương trình sai phân của bộ lọc. Kết quả so sánh trong miền thời gian giữa MATLAB và Verilog được trình bày ở hình 4.3.




Hình 4.3: So sánh miền thời gian giữa MATLAB và Verilog của dạng DF1.

Từ hình 4.3 có thể thấy tín hiệu ngõ ra Verilog bám sát tín hiệu MATLAB sau giai đoạn quá độ ban đầu. Điều này cho thấy khối lọc DF1 biquad đơn đã được hiện thực đúng theo mô hình thiết kế. Kết quả thực nghiệm thu từ phần cứng qua UART ở hình 4.4 cho thấy dạng sóng sau lọc trở nên mượt hơn so với tín hiệu đầu vào, các dao động nhanh do thành phần 2000 Hz và 3000 Hz được suy giảm rõ rệt, trong khi thành phần tần số thấp vẫn được giữ lại.



Hình 4.4: Tín hiệu đa tần thu được từ phần cứng của dạng DF1.



KẾT QUẢ


Freq(Hz)	Input (dB)	MATLAB out (dB)	HW out (dB)	Sai lech (dB)
50	0.000	-0.077	-0.158	-0.081
2000	-0.000	-33.058	-35.947	-2.889
3000	0.000	-48.149	-54.655	-6.506

Hình 4.5: Phổ tín hiệu đa tần vào và ra của dạng DF1.


Phổ FFT ở hình 4.5 tiếp tục xác nhận khả năng lọc của cấu trúc DF1. Thành phần 50 Hz vẫn xuất hiện ở ngõ ra với mức suy hao nhỏ, trong khi các thành phần 2000 Hz và 3000 Hz bị suy giảm mạnh. Cụ thể, tại 50 Hz, ngõ ra MATLAB đạt $-0,077\text{ dB}$ và phần cứng đạt $-0,158\text{ dB}$, sai lệch khoảng $-0,081\text{ dB}$. Tại 2000 Hz và 3000 Hz, phần cứng cho mức suy hao lần lượt là $-35,947\text{ dB}$ và $-54,655\text{ dB}$, cho thấy các thành phần tần số cao đã được lọc đáng kể.

4.2.2.2. DF1 Cascade (bậc 4)


Tiếp theo, bộ lọc được kiểm chứng với cấu trúc DF1 Cascade bậc 4, gồm hai tầng biquad mắc nối tiếp. Kết quả so sánh miền thời gian ở hình 4.6 cho thấy tín hiệu Verilog bám sát tín hiệu MATLAB sau giai đoạn quá độ ban đầu. So với cấu trúc biquad đơn, bộ lọc cascade có bậc cao hơn nên khả năng suy giảm các thành phần tần số cao được cải thiện rõ hơn.



Hình 4.6: So sánh miền thời gian giữa MATLAB và Verilog của dạng DF1 cascade.



Hình 4.7: Tín hiệu đa tần thu được từ phần cứng của dạng DF1 cascade.




KET QUA				
Freq (Hz)	Input (dB)	MATLAB out (dB)	HW out (dB)	Sai lech (dB)
50	0.000	-0.035	-0.112	-0.077
2000	-0.000	-42.425	-44.099	-1.673
3000	0.000	-40.984	-44.196	-3.212

Hình 4.8: Phổ tín hiệu đa tần vào và ra của dạng DF1 cascade.


Tín hiệu thực nghiệm ở hình 4.7 có dạng gần sin và mượt hơn so với tín hiệu đa tần ban đầu. Phổ FFT ở hình 4.8 cho thấy thành phần 50 Hz được giữ lại với sai lệch nhỏ giữa MATLAB và phần cứng, khoảng $-0,077\text{ dB}$. Trong khi đó, các thành phần 2000 Hz và 3000 Hz bị suy giảm mạnh, lần lượt đạt $-44,099\text{ dB}$ và $-44,196\text{ dB}$ trên phần cứng. Nhìn chung, cấu trúc DF1 Cascade bậc 4 hoạt động đúng chức năng của bộ lọc thông thấp, giữ tốt thành phần tần số thấp và suy giảm rõ các thành phần tần số cao.

4.2.2.3. TDF2 Cascade (bậc 4)


Cấu trúc TDF2 Cascade bậc 4 được kiểm chứng với cùng tín hiệu đầu vào để so sánh với DF1 Cascade. Kết quả ở hình 4.9 cho thấy tín hiệu Verilog bám sát tín hiệu MATLAB sau giai đoạn quá độ ban đầu, chứng tỏ cấu trúc TDF2 được hiện thực đúng theo mô hình thiết kế.



Hình 4.9: So sánh miền thời gian giữa MATLAB và Verilog của dạng TDF2 cascade.



Hình 4.10: Tín hiệu đa tần thu được từ phần cứng của dạng DF1 cascade.



KET QUẢ				
Freq (Hz)	Input (dB)	MATLAB out (dB)	HW out (dB)	Sai lệch (dB)
50	0.000	-0.035	-0.107	-0.072
2000	-0.000	-42.425	-44.066	-1.640
3000	0.000	-40.984	-44.249	-3.265

Hình 4.11: Phổ tín hiệu đa tần vào và ra của dạng TDF2 cascade.

Tín hiệu thực nghiệm ở hình 4.10 có dạng ổn định, các dao động nhanh đã được suy giảm rõ. Phổ FFT ở hình 4.11 cho thấy thành phần 50 Hz được giữ lại với sai lệch nhỏ khoảng $-0,072\text{ dB}$. Trong khi đó, các thành phần 2000 Hz và 3000 Hz bị suy giảm mạnh, lần lượt đạt $-44,066\text{ dB}$ và $-44,249\text{ dB}$ trên phần cứng. Nhìn chung, cấu trúc TDF2 Cascade hoạt động đúng chức năng của bộ lọc thông thấp bậc 4, giữ lại thành phần tần số thấp và suy giảm tốt các thành phần tần số cao.


4.2.2. Trường hợp 2: Tín hiệu đơn tần

Ở trường hợp này, bộ lọc được kiểm chứng với các tín hiệu đơn tần 150 Hz nằm trong dải thông, 250 Hz và riêng 350 Hz của DF1 nằm trong dải chuyển tiếp nhằm kiểm chứng độ dốc suy giảm thực tế của bộ lọc elliptic tại vùng transition band. Kết quả được quan sát qua dạng sóng thời gian, tín hiệu thu từ phần cứng và phổ FFT.


4.2.3.1. DF1 biquad đơn

Trong dải thông 150 Hz:


Với tín hiệu đơn tần 150 Hz, kết quả miền thời gian ở hình 4.12 cho thấy tín hiệu Verilog bám sát tín hiệu MATLAB sau giai đoạn quá độ ban đầu. Tín hiệu phản cứng ở hình 4.13 có dạng sin ổn định, biên độ gần như được giữ lại.



Hình 4.12: So sánh miền thời gian giữa MATLAB và Verilog của dạng DF1.



Hình 4.13: Tín hiệu đơn tần 150 Hz thu được từ phần cứng của dạng DF1.




KET QUA				
Freq (Hz)	Input (dB)	MATLAB out (dB)	HW out (dB)	Sai lech (dB)
150	-0.000	-0.002	-0.105	-0.104

Hình 4.14: Phổ tín hiệu đơn tần 150 Hz vào và ra của dạng DF1.


Phổ FFT ở hình 4.14 cho thấy đỉnh phổ xuất hiện đúng tại 150 Hz. Kết quả đo cho thấy MATLAB suy hao $-0,002\text{ dB}$, phần cứng suy hao $-0,105\text{ dB}$, sai lệch khoảng $-0,104\text{ dB}$. Sai lệch nhỏ này cho thấy bộ lọc DF1 hoạt động tốt trong dải thông.

Trong dải chuyển tiếp 250 Hz:


Với tín hiệu 250 Hz, kết quả ở hình 4.15 cho thấy dạng sóng Verilog vẫn gần trùng với MATLAB. Tín hiệu thu từ phần cứng ở hình 4.16 vẫn có dạng sin rõ ràng nhưng biên độ bắt đầu giảm so với trường hợp 150 Hz.



Hình 4.15: So sánh miền thời gian giữa MATLAB và Verilog của dạng DF1.



Hình 4.16: Tín hiệu đơn tần 250 Hz thu được từ phần cứng của dạng DF1.




KET QUA				
Freq (Hz)	Input (dB)	MATLAB out (dB)	HW out (dB)	Sai lech (dB)
250	0.000	-0.437	-0.670	-0.234

Hình 4.17: Phổ tín hiệu đơn tần 250 Hz vào và ra của dạng DF1.


Trên phổ FFT ở hình 4.17, đỉnh phổ xuất hiện đúng tại 250 Hz. Kết quả đo cho thấy MATLAB suy hao $-0,437 \text{ dB}$, phần cứng suy hao $-0,670 \text{ dB}$, sai lệch khoảng -0.234 dB . Điều này phù hợp với đặc tính của bộ lọc thông thấp khi tín hiệu bắt đầu tiến vào vùng chuyển tiếp.

Trong dải chuyển tiếp 350 Hz:


Với tín hiệu 350 Hz, kết quả miền thời gian ở hình 4.18 cho thấy tín hiệu Verilog vẫn bám sát MATLAB, chứng tỏ cấu trúc DF1 được hiện thực đúng. Tín hiệu phần cứng ở hình 4.19 có dạng sin ổn định nhưng biên độ giảm rõ hơn so với 150 Hz và 250 Hz.



Hình 4.18: So sánh miền thời gian giữa MATLAB và Verilog của dạng DF1.



Hình 4.19. Tín hiệu đơn tần 350 Hz thu được từ phần cứng của dạng DF1.



KẾT QUẢ

Freq (Hz)	Input (dB)	MATLAB out (dB)	HW out (dB)	Sai lệch (dB)
350	0.000	-2.100	-2.615	-0.515

Hình 4.20: Phổ tín hiệu đơn tần 350 Hz vào và ra của dạng DF1.


Phổ FFT ở hình 4.20 cho thấy đỉnh phổ nằm đúng tại 350 Hz. Kết quả đo cho thấy MATLAB suy hao $-2,100\text{ dB}$, phần cứng suy hao $-2,615\text{ dB}$, sai lệch khoảng $-0,515\text{ dB}$. Mức suy hao tăng lên khi tần số cao hơn là phù hợp với đáp ứng của bộ lọc thông thấp Elliptic.

Nhìn chung, qua ba tần số kiểm chứng 150 Hz, 250 Hz và 350 Hz, cấu trúc DF1 biquad đơn cho kết quả phù hợp với mô hình MATLAB. Sai lệch giữa phần cứng và MATLAB tăng dần khi tần số tiến gần vùng chuyển tiếp, nhưng vẫn nằm trong mức chấp nhận được do ảnh hưởng của ADC 12 bit, fixed-point và nhiễu thực nghiệm.


4.2.3.2. DF1 Cascade (bậc 4)

Trong dải thông 150 Hz:


Với tín hiệu đơn tần 150 Hz, kết quả miền thời gian ở hình 4.21 cho thấy tín hiệu Verilog bám sát tín hiệu MATLAB sau giai đoạn quá độ ban đầu. Tín hiệu thu từ phần cứng ở hình 4.22 có dạng sin ổn định, chứng tỏ tín hiệu trong dải thông được giữ lại tốt.



Hình 4.21: So sánh miền thời gian giữa MATLAB và Verilog của dạng DF1 cascade.



Hình 4.22: Tín hiệu đơn tần 150 Hz thu được từ phần cứng của dạng DF1 cascade




KET QUẢ				
Freq (Hz)	Input (dB)	MATLAB out (dB)	HW out (dB)	Sai lệch (dB)
150	-0.000	-0.099	-0.191	-0.092

Hình 4.23: Phổ tín hiệu đơn tần 150 Hz vào và ra của dạng DF1 cascade.


Phổ FFT ở hình 4.23 cho thấy đỉnh phổ xuất hiện đúng tại 150 Hz . Kết quả đo cho thấy MATLAB suy hao khoảng $-0,099\text{ dB}$, phần cứng suy hao $-0,191\text{ dB}$, sai lệch khoảng $-0,092\text{ dB}$. Sai lệch nhỏ này cho thấy cấu trúc DF1 Cascade hoạt động tốt trong dải thông và phù hợp với mô hình MATLAB.

Trong dải chuyển tiếp 250 Hz :


Với tín hiệu 250 Hz , kết quả miền thời gian ở hình 4.24 cho thấy dạng sóng Verilog vẫn có sự tương đồng với MATLAB. Tín hiệu phần cứng ở hình 4.25 vẫn giữ đúng dạng sin nhưng biên độ đã suy giảm rõ hơn so với trường hợp 150 Hz .



Hình 4.24: So sánh miền thời gian giữa MATLAB và Verilog của dạng DF1 cascade.



Hình 4.25: Tín hiệu đơn tần 250 Hz thu được từ phần cứng của dạng DF1 cascade.



KET QUA					
Freq (Hz)	Input (dB)	MATLAB out (dB)	HW out (dB)	Sai lech (dB)	
250	0.000	-5.955	-8.335	-2.379	


Hình 4.26: Phổ tín hiệu đơn tần 250 Hz vào và ra của dạng DF1 cascade.

Phổ FFT ở hình 4.26 cho thấy đỉnh phổ nằm đúng tại 250 Hz. Kết quả đo cho thấy MATLAB suy hao $-5,955\text{ dB}$, trong khi phần cứng suy hao $-8,335\text{ dB}$, sai lệch khoảng $-2,379\text{ dB}$. Điều này cho thấy khi tín hiệu tiến vào vùng chuyển tiếp, cấu trúc DF1 Cascade bậc 4 tạo mức suy hao mạnh hơn so với biquad đơn. Sai lệch giữa MATLAB và phần cứng có thể do lượng tử hóa ADC 12 bit, sai số fixed-point và nhiễu trong quá trình thu dữ liệu thực nghiệm.


4.2.3.3. TDF2 Cascade (bậc 4)

Trong dải thông 150 Hz:


Với tín hiệu đơn tần 150 Hz, kết quả miền thời gian ở hình 4.27 cho thấy tín hiệu Verilog bám sát tín hiệu MATLAB sau giai đoạn quá độ ban đầu. Tín hiệu thu từ phần cứng ở hình 4.28 có dạng sin ổn định, cho thấy tín hiệu trong dải thông được giữ lại tốt.



Hình 4.27: So sánh miền thời gian giữa MATLAB và Verilog của dạng TDF2 cascade.



Hình 4.28: Tín hiệu đơn tần 150 Hz thu được từ phần cứng của dạng TDF2 cascade.




KET QUẢ				
Freq(Hz)	Input (dB)	MATLAB out (dB)	HW out (dB)	Sai lệch (dB)
150	-0.000	-0.099	-0.193	-0.093

Hình 4.29: Phổ tín hiệu đơn tần 150 Hz vào và ra của dạng TDF2 cascade.


Phổ FFT ở hình 4.29 cho thấy đỉnh phổ xuất hiện đúng tại 150 Hz . Kết quả đo cho thấy MATLAB suy hao khoảng $-0,099\text{ dB}$, phần cứng suy hao $-0,193\text{ dB}$, sai lệch khoảng $-0,093\text{ dB}$. Mức sai lệch nhỏ này cho thấy cấu trúc TDF2 Cascade hoạt động ổn định trong dải thông và có đáp ứng gần với mô hình MATLAB.

Trong dải chuyển tiếp 250 Hz :


Với tín hiệu 250 Hz , kết quả thu từ phần cứng ở hình 4.31 cho thấy tín hiệu vẫn giữ đúng dạng sin nhưng biên độ đã suy giảm rõ so với trường hợp 150 Hz . Đây là đặc điểm phù hợp với đáp ứng của bộ lọc thông thấp khi tín hiệu đi vào vùng chuyển tiếp.



Hình 4.30: So sánh miền thời gian giữa MATLAB và Verilog của dạng TDF2 cascade.



Hình 4.31: Tín hiệu đơn tần 250 Hz thu được từ phần cứng của dạng TDF2 cascade.



KET QUẢ				
Freq (Hz)	Input (dB)	MATLAB out (dB)	HW out (dB)	Sai lệch (dB)
250	0.000	-5.955	-8.336	-2.381

Hình 4.32: Phổ tín hiệu đơn tần 250 Hz vào và ra của dạng TDF2 cascade.


Phổ FFT ở hình 4.32 cho thấy đỉnh phổ nằm đúng tại 250 Hz. Kết quả đo cho thấy MATLAB suy hao $-5,955\text{ dB}$, trong khi phần cứng suy hao $-8,336\text{ dB}$, sai lệch khoảng $-2,381\text{ dB}$. Sai lệch này có thể do ảnh hưởng của lượng tử hóa ADC 12 bit, sai số fixed-point và nhiễu trong quá trình thu dữ liệu thực nghiệm. Nhìn chung, cấu trúc TDF2 Cascade cho đáp ứng đúng xu hướng thiết kế và có mức suy hao rõ tại vùng chuyển tiếp.

4.2.3. Trường hợp 3: Tín hiệu DC 1.65V

Ở trường hợp này, bộ lọc được kiểm chứng với tín hiệu cố định DC nhằm kiểm tra độ ổn định của bộ lọc. Kết quả được quan sát qua dạng sóng thời gian, tín hiệu thu từ phần cứng và phổ FFT.


4.2.4.1. DF1 biquad đơn

Tín hiệu DC 1,65 V được đưa vào bộ lọc nhằm kiểm tra độ ổn định và mức dao động nhiễu của ngõ ra. Do tín hiệu vào là DC, ngõ ra lý tưởng sau lọc phải có dạng gần như đường thẳng, không xuất hiện dao động lớn theo thời gian.




Hình 4.33: Kiểm tra ổn định DC trong mô phỏng Verilog của dạng DF1.

Kết quả mô phỏng Verilog ở hình 4.33 cho thấy tín hiệu ngõ ra ổn định quanh mức ADC trung tâm, chứng tỏ cấu trúc DF1 không gây dao động bất thường khi đầu vào là tín hiệu DC. Kết quả thực nghiệm trên phần cứng ở hình 4.34 cũng cho thấy ngõ ra duy trì dạng gần như không đổi theo thời gian.



Hình 4.34: Đầu ra DC trên phần cứng dạng DF1.




KẾT QUẢ
 HW output mean = 0.088776 V
 HW output std = 0.000419 V

Hình 4.35: Dao động đầu ra DC của phần cứng dạng DF1.


Hình 4.35 biểu diễn dao động nhỏ của ngõ ra DC trên phần cứng. Giá trị trung bình ngõ ra đạt khoảng 0,088776 V, thể hiện độ lệch DC còn lại của hệ thống. Độ lệch chuẩn chỉ khoảng 0,000419 V, cho thấy mức nhiễu và dao động quanh giá trị trung bình rất nhỏ. Nhìn chung, cấu trúc DF1 biquad đơn hoạt động ổn định với tín hiệu DC và không xuất hiện hiện tượng dao động tự phát ở ngõ ra.

4.2.4.2. DF1 Cascade (bậc 4)


Với cấu trúc DF1 Cascade, kết quả mô phỏng Verilog ở hình 4.36 cho thấy ngõ ra ổn định quanh mức ADC trung tâm, không xuất hiện dao động bất thường.



Hình 4.36: Kiểm tra ổn định DC trong mô phỏng Verilog của dạng DF1 cascade.



Hình 4.37: Đầu ra DC trên phần cứng dạng DF1 cascade.



KẾT QUẢ

HW output mean = 0.108515 V


HW output std = 0.000546 V

Hình 4.38: Dao động đầu ra DC của phần cứng dạng DF1 cascade.


Kết quả thực nghiệm trên phần cứng ở hình 4.36 cũng cho thấy tín hiệu ngõ ra gần như không đổi theo thời gian. Hình 4.38 thể hiện dao động nhỏ quanh giá trị trung bình, với HW output mean đạt 0,108515 V và độ lệch chuẩn HW output std chỉ 0,000546 V. Giá trị std nhỏ cho thấy nhiễu ngõ ra thấp, chứng tỏ cấu trúc DF1 Cascade hoạt động ổn định khi xử lý tín hiệu DC.

4.2.4.3. TDF2 Cascade (bậc 4)


Với cấu trúc TDF2 Cascade bậc 4, tín hiệu DC 1,65 V được sử dụng để kiểm tra độ ổn định ngõ ra. Kết quả mô phỏng Verilog ở hình 4.39 cho thấy tín hiệu sau lọc ổn định quanh mức ADC trung tâm và không xuất hiện dao động bất thường.



Hình 4.39: Kiểm tra ổn định DC trong mô phỏng Verilog của dạng TDF2 cascade.



Hình 4.40: Đầu ra DC trên phần cứng dạng TDF2 cascade.



KẾT QUẢ
 HW output mean = 0.103751 V
 HW output std = 0.000516 V

Hình 4.41: Dao động đầu ra DC của phần cứng dạng TDF2 cascade.

Kết quả thực nghiệm trên phần cứng ở hình 4.40 cũng cho thấy ngõ ra DC duy trì gần như không đổi theo thời gian. Hình 4.41 thể hiện dao động nhỏ quanh giá trị trung bình, với HW output mean đạt 0,103751 V và HW output std đạt 0,000516 V. Giá trị độ lệch chuẩn nhỏ cho thấy nhiều ngõ ra thấp, chứng tỏ cấu trúc TDF2 Cascade hoạt động ổn định khi xử lý tín hiệu DC.

4.3. ĐÁNH GIÁ HIỆU NĂNG TRIỂN KHAI TRÊN FPGA

4.3.1. So sánh tài nguyên FPGA (LUT, FF, DSP slice)

Để đánh giá mức độ tiêu thụ tài nguyên phần cứng của từng cấu trúc, ba bộ lọc được tổng hợp và triển khai riêng lẻ trên cùng thiết bị Zynq XC7Z010 bằng Vivado. Mỗi lần triển khai, module system_top được cấu hình để sử dụng một bộ lọc duy nhất, đảm bảo số liệu phản ánh chính xác tài nguyên của từng cấu trúc. Kết quả được trích xuất từ Utilization Report sau bước Implementation và tổng hợp trong bảng 4.1.

Bảng 4.1: Tài nguyên tiêu thụ của các dạng cấu trúc bộ lọc.

Cấu trúc	Slice LUTs (17600)	Slice Registers (35200)	Slice (4400)	DSPs (80)
DF1 biquad đơn (bậc 2)	492	10	147	21
DF1 cascade (bậc 4)	882	166	266	39
TDF2 cascade (bậc 4)	962	355	277	36

DF1 biquad đơn bậc 2 là cấu trúc tiêu thụ ít tài nguyên nhất với 492 LUT, 10 FF và 21 DSPs. Kết quả này phản ánh trực tiếp cấu trúc của module `biquad_df1`: mỗi chu kỳ enable, biquad thực hiện 5 phép nhân ($x \times B0$, $xz1 \times B1$, $xz2 \times B2$, $yz1 \times A1$, $yz2 \times A2$) tương ứng 21 DSPs, và duy trì 4 thanh ghi trạng thái 52-bit ($xz1$, $xz2$, $yz1$, $yz2$) tương ứng 10 FF sau tối ưu hóa của Vivado. Toàn bộ phép cộng tổng hợp $sum = pb0 + pb1 + pb2 - pa1 - pa2$ và dịch bit $y_out_q28 = sum \ggg FRAC$ được ánh xạ vào LUT. Cấu trúc này chỉ hiện thực bộ lọc bậc 2 nên không so sánh trực tiếp về tài nguyên với hai cấu trúc cascade bậc 4.

DF1 Cascade bậc 4 tiêu thụ 882 LUT, 166 FF và 39 DSP. Cấu trúc này ghép nối tiếp hai `biquad_df1` với một thanh ghi pipeline 52-bit giữa hai stage. Thanh ghi pipeline cắt đứt đường dữ liệu tổ hợp giữa `stage1` và `stage2`, cho phép Vivado tối ưu hóa từng stage độc lập, giảm độ sâu logic so với cấu trúc không có pipeline. Số DSP (39) lớn hơn tổng của hai biquad đơn lẻ ($21 \times 2 = 42$) một chút do Vivado có thể dùng chung một số DSPs cho phép cộng accumulator. Slice Registers 166 FF bao gồm 8 thanh ghi trạng thái 52-bit của hai biquad cộng thêm 52-bit của thanh ghi pipeline giữa hai stage.

TDF2 Cascade bậc 4 tiêu thụ 962 LUT, 355 FF và 36 DSP. Module `biquad_tdf2` sử dụng cấu trúc accumulator với hai thanh ghi trạng thái `d1`, `d2` có độ rộng 84-bit (`ACC_W`) thay vì 52-bit như DF1, nhằm lưu toàn bộ độ chính xác của phép tính trước khi dịch bit ở đầu ra. Điều này giải thích tại sao Slice Registers của TDF2

(355 FF) cao hơn nhiều so với DF1 Cascade (166 FF) dù cùng bậc lọc: hai stage TDF2 có tổng cộng 4 thanh ghi 84-bit cộng thêm thanh ghi pipeline 52-bit. Về DSP, TDF2 chỉ cần 36 khối - ít hơn DF1 Cascade (39) - nhờ cấu trúc tính toán của TDF2 không có vòng hồi tiếp trực tiếp qua phép nhân: các tích $x \times B_0$, $x \times B_1$, $x \times B_2$ được tính từ đầu vào x mà không phụ thuộc vào y , giúp Vivado tối ưu cây phép nhân hiệu quả hơn.

Nhìn chung, DF1 Cascade và TDF2 Cascade có mức tiêu thụ LUT và DSP tương đương nhau sau khi bổ sung pipeline. Sự khác biệt lớn nhất nằm ở Slice Registers: TDF2 dùng gấp hơn 2 lần FF so với DF1 Cascade do thanh ghi accumulator 84-bit, đổi lại TDF2 tránh được hiện tượng tích lũy sai số do truncate trung gian mà DF1 có thể gặp phải ở các thanh ghi trạng thái 52-bit. Sự đánh đổi giữa tài nguyên FF và độ chính xác số học này là điểm phân biệt cốt lõi giữa hai cấu trúc, bên cạnh đặc tính timing được phân tích trong mục 4.4.4.

4.3.2. So sánh Timing và Fmax

Để đánh giá khả năng đáp ứng timing của từng cấu trúc, Implementation được chạy với constraint clock 50 MHz trên thiết bị Zynq XC7Z010. Kết quả được trích xuất từ Timing Summary Report và tổng hợp trong bảng 4.2, bao gồm WNS và F_{max} tính theo công thức:

$$F_{max} = \frac{1}{T_{clk} - WNS} \quad (4.1)$$

Bảng 4.2: Timing và F_{max} của các dạng cấu trúc bộ lọc.

Cấu trúc	$WNS(ns)$	$F_{max}(MHz)$	Endpoints	Timing
DF1 biquad đơn (bậc 2)	+0.018	50,05	582	Đạt
DF1 cascade (bậc 4)	+0.047	50,24	1319	Đạt
TDF2 cascade (bậc 4)	+0.038	50,19	1075	Đạt

Cả ba cấu trúc đều đáp ứng timing constraint 50 MHz với WNS dương, tổng số vi phạm bằng 0. DF1 biquad đơn có $WNS = +0,018\text{ ns}$, tương ứng $F_{max} \approx 50,05\text{ MHz}$. Slack rất nhỏ cho thấy critical path của cấu trúc này đã gần chạm giới hạn 20 ns, phản ánh đặc điểm của DF1 với đường hồi tiếp trực tiếp qua yz1 và yz2 tạo ra chuỗi logic tổ hợp dài trong một chu kỳ clock.

DF1 Cascade đạt $WNS = +0,047\text{ ns}$, tương ứng $F_{max} \approx 50,24\text{ MHz}$ — slack lớn hơn DF1 biquad đơn mặc dù có hai stage biquad. Nguyên nhân là thanh ghi pipeline giữa hai stage cắt đứt đường dữ liệu tổ hợp, cho phép Vivado place & route từng stage trong phạm vi vật lý gần nhau hơn, giảm Net Delay và tổng độ trễ critical path.

TDF2 Cascade đạt $WNS = +0,038\text{ ns}$, tương ứng $F_{max} \approx 50,19\text{ MHz}$. Slack nằm giữa DF1 biquad đơn và DF1 Cascade. Mặc dù TDF2 không có vòng hồi tiếp trực tiếp qua phép nhân, thanh ghi trạng thái d1, d2 có độ rộng 84-bit tạo ra fanout cao hơn tại các điểm kết nối, làm tăng Net Delay so với DF1 Cascade.

Nhìn chung, cả ba cấu trúc đều hoạt động ổn định ở 50 MHz sau khi bổ sung pipeline cho các cấu trúc cascade. Sự chênh lệch WNS giữa ba cấu trúc không lớn (trong khoảng $0,029\text{ ns}$), cho thấy cả ba đều được tối ưu tốt ở mức tần số hoạt động này. Tần số thực tế trên board EBAZ4205 là 50 MHz , đảm bảo hệ thống hoạt động đúng với đầy đủ timing margin dương cho cả ba cấu trúc.

4.4. NHẬN XÉT TỔNG HỢP

Dựa trên các kết quả thiết kế, kiểm chứng thực nghiệm và tổng hợp tài nguyên FPGA, có thể nhận thấy bộ lọc IIR Elliptic thông thấp bậc 4 đã được hiện thực thành công trên nền tảng FPGA Zynq XC7Z010 với khả năng đáp ứng đúng yêu cầu về đặc tính lọc, độ ổn định và hiệu năng phần cứng.

Về kết quả kiểm chứng chức năng, cả ba cấu trúc DF1 biquad đơn, DF1 Cascade và TDF2 Cascade đều cho tín hiệu Verilog bám sát kết quả MATLAB sau giai đoạn quá độ ban đầu. Với tín hiệu đa tần gồm 50 Hz , 2000 Hz và 3000 Hz , các cấu trúc đều giữ lại thành phần tần số thấp và suy giảm rõ rệt các thành phần tần số cao. Đối với tín hiệu đơn tần tại 150 Hz và 250 Hz , kết quả thực

nghiệm cho thấy đáp ứng biên độ thay đổi phù hợp với đặc tính lý thuyết của bộ lọc suy hao nhỏ trong dải thông và tăng dần khi tín hiệu tiến vào vùng chuyển tiếp. Sai lệch giữa MATLAB và phần cứng tăng tại vùng chuyển tiếp do ảnh hưởng của lượng tử hóa ADC, sai số fixed-point và nhiễu trong quá trình đo, tuy nhiên xu hướng đáp ứng vẫn hoàn toàn phù hợp với thiết kế ban đầu.

Đối với kiểm tra tín hiệu DC $1,65\text{ V}$, cả ba cấu trúc đều duy trì trạng thái ổn định, ngõ ra chỉ dao động nhỏ quanh giá trị trung bình và ít xuất hiện về hiện tượng tràn thanh ghi khi thực hiện phép tính trên Verilog. Kết quả này cho thấy việc lựa chọn cấu trúc lọc, độ rộng dữ liệu và phương pháp xử lý fixed-point đã đảm bảo tính ổn định số học trong quá trình vận hành thực tế.

Về tài nguyên FPGA, kết quả tổng hợp cho thấy mỗi cấu trúc có ưu điểm riêng. DF1 biquad đơn sử dụng ít tài nguyên nhất do chỉ thực hiện một tầng lọc bậc 2, phù hợp cho việc đánh giá nguyên lý hoạt động nhưng không có cùng bậc lọc với hai cấu trúc cascade. DF1 Cascade bậc 4 sử dụng 882 LUT, 166 Flip-Flop và 39 DSP, trong khi TDF2 Cascade sử dụng 962 LUT, 355 Flip-Flop và 36 DSP. TDF2 Cascade có ưu điểm về số lượng DSP thấp nhờ cấu trúc tính toán hiệu quả hơn, tuy nhiên cần nhiều Flip-Flop hơn do sử dụng các thanh ghi trạng thái accumulator độ rộng lớn. Ngược lại, DF1 Cascade có lợi thế về tài nguyên thanh ghi và cấu trúc dễ phân chia pipeline.

Về khả năng đáp ứng timing, cả ba cấu trúc đều đạt yêu cầu với clock 50 MHz và WNS dương sau quá trình Implementation. DF1 Cascade đạt Fmax cao nhất khoảng $50,24\text{ MHz}$ nhờ có thanh ghi pipeline giữa các tầng biquad giúp rút ngắn đường dữ liệu tổ hợp. TDF2 Cascade đạt khoảng $50,19\text{ MHz}$, trong khi DF1 biquad đơn đạt khoảng $50,05\text{ MHz}$. Sự khác biệt nhỏ về Fmax cho thấy cả ba kiến trúc đều phù hợp với yêu cầu xử lý của hệ thống trên FPGA Zynq XC7Z010.

Nhìn chung, kết quả thực nghiệm và tổng hợp phần cứng cho thấy không có cấu trúc nào tối ưu tuyệt đối trên mọi tiêu chí. DF1 Cascade phù hợp khi ưu tiên tốc độ hoạt động, khả năng pipeline và sự đơn giản trong hiện thực. TDF2 Cascade phù hợp khi cần giảm số lượng DSP và có khả năng mở rộng trong các hệ thống

yêu cầu nhiều tầng lọc hơn. Việc khảo sát đồng thời nhiều cấu trúc giúp đánh giá được sự đánh đổi giữa tài nguyên FPGA, hiệu năng xử lý và độ chính xác số học khi triển khai bộ lọc IIR Elliptic fixed-point trên phần cứng.

CHƯƠNG 5: KẾT LUẬN VÀ HƯỚNG PHÁT TRIỂN

5.1. KẾT QUẢ ĐẠT ĐƯỢC

Đồ án đã hoàn thành việc thiết kế các kiến trúc bộ lọc IIR Elliptic thông thấp trên nền tảng FPGA Zynq XC7Z010 (kit EBAZ4205), bao gồm quá trình thiết kế bộ lọc trên MATLAB, lượng tử hóa hệ số fixed-point, xây dựng kiến trúc phần cứng bằng Verilog HDL và kiểm chứng trên hệ thống thực tế. Các kết quả đạt được cụ thể như sau:

Qua các trường hợp kiểm tra với tín hiệu đa tần, đơn tần và tín hiệu DC, cả ba cấu trúc đều thể hiện đúng đặc tính của bộ lọc thông thấp: giữ lại các thành phần tần số thấp và suy giảm các thành phần nằm trong dải chắn. Đặc biệt, khi kiểm tra với tín hiệu DC, hệ thống không xuất hiện hiện tượng dao động tự duy trì (limit cycle) hay mất ổn định.

Về so sánh các kiến trúc phần cứng, kết quả tổng hợp trên Vivado cho thấy TDF2 Cascade sử dụng ít tài nguyên DSP hơn so với DF1 Cascade 36 DSP slice so với 39 DSP slice nhờ đặc điểm cấu trúc truyền thẳng dữ liệu và tối ưu phép nhân. Tuy nhiên, TDF2 Cascade yêu cầu nhiều Flip-Flop hơn 355 FF so với 166 FF do sử dụng thanh ghi tích lũy có độ rộng lớn để hạn chế sai số trong quá trình tính toán. Trong khi đó, DF1 Cascade đạt tần số hoạt động cao nhất với F_{max} khoảng 50,24 MHz nhờ đường dữ liệu được pipeline hiệu quả.

5.2. HẠN CHẾ

Mặc dù các mục tiêu chính của đồ án đã được hoàn thành, hệ thống vẫn còn một số hạn chế cần được cải thiện trong các nghiên cứu tiếp theo.

Về chất lượng tín hiệu, việc sử dụng DAC MCP4921 12-bit và ADC MCP3208 12-bit làm giới hạn độ chính xác của quá trình tạo và thu nhận tín hiệu. Sai số lượng tử hóa của ADC/DAC, nhiễu từ nguồn cấp và ảnh hưởng của dây nối trên mạch thử nghiệm có thể gây ra sự khác biệt giữa kết quả đo thực tế và kết quả mô phỏng MATLAB, đặc biệt tại vùng chuyển tiếp của bộ lọc nơi biên độ tín hiệu thay đổi nhanh theo tần số.

Về tần số lấy mẫu, hệ thống được thiết kế với tần số lấy mẫu mục tiêu khoảng 35511 Hz , phù hợp với việc kiểm chứng thuật toán lọc. Tuy nhiên, tần số lấy mẫu thực tế phụ thuộc vào tốc độ hoạt động của khối ADC và giao tiếp SPI, do đó có thể xảy ra sai lệch so với giá trị thiết kế. Việc sử dụng tốc độ lấy mẫu chưa cao so với các hệ thống xử lý tín hiệu chuyên dụng làm giới hạn khả năng mở rộng ứng dụng, đặc biệt trong các lĩnh vực yêu cầu băng thông lớn như xử lý âm thanh thời gian thực.

Về truyền dữ liệu, tốc độ UART 921600 baud giới hạn lượng dữ liệu có thể truyền liên tục về máy tính. Để phù hợp với băng thông truyền, dữ liệu quan sát trên máy tính chỉ đại diện cho một phần tín hiệu đầu ra thay vì toàn bộ mẫu xử lý.

5.3. HƯỚNG PHÁT TRIỂN

Dựa trên nền tảng đã xây dựng, hệ thống có thể được tiếp tục mở rộng theo nhiều hướng nhằm nâng cao khả năng ứng dụng thực tế.

Về phần cứng, có thể thay thế bộ DAC và ADC rời bằng các codec âm thanh chuyên dụng như WM8731 nhằm nâng tần số lấy mẫu lên mức $44,1\text{ kHz}$ hoặc 48 kHz , từ đó mở rộng khả năng ứng dụng sang các hệ thống xử lý âm thanh thời gian thực.

Về thuật toán, có thể nghiên cứu các bộ lọc IIR bậc cao hơn, các cấu trúc tối ưu tài nguyên hơn hoặc các thuật toán lọc thích nghi nhằm xử lý những tín hiệu có đặc tính thay đổi theo thời gian. Bên cạnh đó, việc xây dựng công cụ tự động sinh hệ số fixed-point và tạo mã Verilog HDL từ các tham số thiết kế bộ lọc sẽ giúp rút ngắn thời gian phát triển hệ thống.

Về kiến trúc hệ thống, có thể mở rộng sang xử lý đa kênh song song bằng cách tận dụng khả năng xử lý song song của FPGA. Hướng phát triển này phù hợp với các ứng dụng đo lường nhiều kênh, hệ thống cảm biến phân tán hoặc các hệ thống xử lý tín hiệu yêu cầu độ trễ thấp.

TÀI LIỆU THAM KHẢO

- [1] J. G. Proakis and D. G. Manolakis, Digital Signal Processing, 4th ed. Upper Saddle River, NJ: Prentice Hall, 2006.
- [2] W. Kester, Ed., Mixed-Signal and DSP Design Techniques. Boston, MA: Newnes, 2003.
- [3] W. Phyto, "5th Order Elliptic Band-Pass Filter," EE172 Final Report, Dept. Elect. Eng., San Jose State University, 2014.
- [4] G. A. Constantinides, P. Y. K. Cheung, and W. Luk, Synthesis and Optimization of DSP Algorithms. Dordrecht, Netherlands: Kluwer Academic Publishers, 2004.
- [5] D. Debarshi and S. D. Himadri, "Synthesis and implementation of an IIR filter using Verilog language," Int. J. Comput. Appl., vol. 186, no. 8, pp. 15–21, 2024.
- [6] G. A. Constantinides, P. Y. K. Cheung, and W. Luk, "Determining appropriate precisions for signals in fixed-point IIR filters," in Proc. 40th Design Autom. Conf. (DAC), Anaheim, CA, Jun. 2003, pp. 656–661.
- [7] Microchip Technology Inc., MCP3208 – 2.7V, 8-Channel, 12-Bit A/D Converters with SPI Interface, Datasheet DS21298B. Chandler, AZ: Microchip Technology, 1999. [Online]. Available: <https://www.microchip.com/en-us/product/MCP3208>. [Accessed: Mar. 21, 2026].
- [8] Microchip Technology Inc., MCP4921 – 12-Bit DAC with SPI Interface, Datasheet DS21897A. Chandler, AZ: Microchip Technology, 2004. [Online]. Available: <https://www.microchip.com/en-us/product/MCP4921>. [Accessed: Mar. 21, 2026].
- [9] Xilinx Inc., Zynq-7000 SoC Data Sheet: Overview, DS190. San Jose, CA: Xilinx, 2018. [Online]. Available: <https://docs.amd.com/v/u/en-US/ds190-Zynq-7000-Overview>. [Accessed: Mar. 21, 2026].